機械寸法 & ランドパターン (TSSOP-20)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
6.50 × 4.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.45 mm
ピン数 / 総パッド数Topology
20P / 20Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 TSSOP-20 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH9121T (TSSOP-20)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH9121T (TSSOP-20) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH9121T (TSSOP-20 パッケージ) は全 20 ピン構成で、ピンピッチは 0.65 mm です。主なピン：1 (TXP: マルチプレクスI/O・ペリフェラル端子 TXP (General)), 2 (TXN: マルチプレクスI/O・ペリフェラル端子 TXN (General)), 3 (VDDK: 電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)), 4 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 5 (XO O: マルチプレクスI/O・ペリフェラル端子 XO O (RTC/CLK)), 6 (LINK/RESET I/O PU ,: システムイネーブル・ハードウェアリセット (LINK/RESET I/O PU ,))。
CH9121T の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9121T (TSSOP-20) の本体外形は 4.40 × 6.50 mm、ピッチ e = 0.65 mm、合計 20 パッドで構成されています。
CH9121T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9121T (WCH, TSSOP-20) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (20 ピン) & CH9121 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | TXP | Digital_IO | 信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。 |
| 2 | TXN | Digital_IO | 信号端子 TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。 |
| 3 | VDDK | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。 |
| 4 | XI | Digital_IO | 信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。 |
| 5 | XO O | Digital_IO | 信号端子 XO O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO O。対応バス/インターフェース: RTC/CLK。 |
| 6 | LINK/RESET I/O PU , | Digital_IO | ローアクティブ・ハードウェアリセット端子 (LINK/RESET I/O PU ,)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 7 | ACT | Digital_IO | 信号端子 ACT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACT。対応バス/インターフェース: General。 |
| 8 | VCCIO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIO、最大定格: 5.5V) です。 |
| 9 | TXD2 | Digital_IO | 信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。 |
| 10 | RXD2 | Digital_IO | 信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。 |
| 11 | CFG | Digital_IO | 信号端子 CFG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CFG。対応バス/インターフェース: General。 |
| 12 | TNOW2 | Digital_IO | 信号端子 TNOW2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW2。対応バス/インターフェース: General。 |
| 13 | RXD1 | Digital_IO | 信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。 |
| 14 | TXD1 | Digital_IO | 信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。 |
| 15 | CTS | Digital_IO | 信号端子 CTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS。対応バス/インターフェース: UART。 |
| 16 | TNOW1/RTS | Digital_IO | 信号端子 TNOW1/RTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TNOW1/RTS。対応バス/インターフェース: UART。 |
| 17 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 18 | VCC33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。 |
| 19 | RXP | Digital_IO | 信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。 |
| 20 | RXN | Digital_IO | 信号端子 RXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXN。対応バス/インターフェース: General。 |