ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH592D (QFN-20(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH592D

WCHID: C41417128QFN-20(3x3) · 21 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH592D (QFN-20(3x3))1PA11/X32KO/T2PA10/X32KI/T3VDCID4VSW5VIO33/VDD336PB15/TCK/MIS7NC8PB13/SCK0_/T9PB12/SCS_/RX10PB11/UD+/TMR11PB10/UD-/TMR21GND20PA12/SCS/PWM19PA13/SCK0/PW18PA14/MOSI/TX17PA15/MISO/RX16VDCIA15ANT14VINTA13X32MI12X32MOGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA11/X32KO/TMR2I/OMultiplex-I/O- & Peripherie-Pin PA11/X32KO/TMR2 (General)
2PA10/X32KI/TMR1I/OMultiplex-I/O- & Peripherie-Pin PA10/X32KI/TMR1 (General)
3VDCIDI/OMultiplex-I/O- & Peripherie-Pin VDCID (General)
4VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
5VIO33/VDD33PowerVersorgungsspannungseingang (VIO33/VDD33 — 3.3V / 5.0V Standard Logic)
6PB15/TCK/MISO_/SCLI/OMultiplex-I/O- & Peripherie-Pin PB15/TCK/MISO_/SCL (SPI, I2C)
7NCNCNo Connect (Leave Floating)
8PB13/SCK0_/TXD1_I/OMultiplex-I/O- & Peripherie-Pin PB13/SCK0_/TXD1_ (UART, SPI)
9PB12/SCS_/RXD1_I/OMultiplex-I/O- & Peripherie-Pin PB12/SCS_/RXD1_ (UART)
10PB11/UD+/TMR2_I/OMultiplex-I/O- & Peripherie-Pin PB11/UD+/TMR2_ (USB)
11PB10/UD-/TMR1_I/OMultiplex-I/O- & Peripherie-Pin PB10/UD-/TMR1_ (USB)
12X32MOI/OMultiplex-I/O- & Peripherie-Pin X32MO (General)
13X32MII/OMultiplex-I/O- & Peripherie-Pin X32MI (General)
14VINTAPowerVersorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic)
15ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
16VDCIAI/OMultiplex-I/O- & Peripherie-Pin VDCIA (General)
17PA15/MISO/RXD0_/AIN5I/OMultiplex-I/O- & Peripherie-Pin PA15/MISO/RXD0_/AIN5 (UART, SPI, ADC)
18PA14/MOSI/TXD0_/AIN4I/OMultiplex-I/O- & Peripherie-Pin PA14/MOSI/TXD0_/AIN4 (UART, SPI, ADC)
19PA13/SCK0/PWM5/AIN3I/OMultiplex-I/O- & Peripherie-Pin PA13/SCK0/PWM5/AIN3 (SPI, ADC, PWM)
20PA12/SCS/PWM4/AIN2I/OMultiplex-I/O- & Peripherie-Pin PA12/SCS/PWM4/AIN2 (ADC, PWM)
21GNDGNDMasseanschluss (GND)
PIN 1 PA11/X32KO/TMR2
I/O
Multiplex-I/O- & Peripherie-Pin PA11/X32KO/TMR2 (General)
Designhinweis: Signal terminal PA11/X32KO/TMR2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA11/X32KO/TMR2. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH592D (WCH · QFN-20(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH592D (QFN-20(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH592D (QFN-20(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH592D (QFN-20(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH592D (QFN-20(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20(3x3) · 3.00×3.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH592D (QFN-20(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH592D (QFN-20(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH591 / CH592
P1 · p01_fig01247×133px
CH592D (QFN-20(3x3)) — 概述
概述
P3 · p03_fig011716×1996px
CH592D (QFN-20(3x3)) — PA14/MOSI/TXD0_/AIN4 18 | PA13/SCK0/PWM5/AIN3 19 | PA15/MISO/RXD0_/AIN5 17 | 13 14 | 11 | 2 | 5 | 0 | 15 | 12 | 1 | PA12/SCS/PWM4/AIN2 20 | 4 3 | VDCIA 16 | CH592D | PB11/UD+/TMR2_ PB12/SCS_/RXD1_ | PB15/TCK/MISO_/SCL PB14/TIO/MOSI_/SDA/PWM
PA14/MOSI/TXD0_/AIN4 18 | PA13/SCK0/PWM5/AIN3 19 | PA15/MISO/RXD0_/AIN5 17 | 13 14 | 11 | 2 | 5 | 0 | 15 | 12 | 1 | PA12/SCS/PWM4/AIN2 20 | 4 3 | VDCIA 16 | CH592D | PB11/UD+/TMR2_ PB12/SCS_/RXD1_ | PB15/TCK/MISO_/SCL PB14/TIO/MOSI_/SDA/PWM
P7 · p07_fig011901×1755px
CH592D (QFN-20(3x3)) — CH592/CH591 数据手册 https://wch.cn
CH592/CH591 数据手册 https://wch.cn
P93 · p93_fig011713×1837px
CH592D (QFN-20(3x3)) — V1.8 91
V1.8 91
P120 · p120_fig011723×651px
CH592D (QFN-20(3x3)) — CH592 1.3 1.5 1.7 V CH591 1.8 2.05 2.3 V
CH592 1.3 1.5 1.7 V CH591 1.8 2.05 2.3 V
P120 · p120_fig01P120
CH592D (QFN-20(3x3)) — Datasheet Page 120 (p120_fig01)
Datasheet Page 120 (p120_fig01)

Elektrische Spezifikationen & Bauteildetails (CH592D)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH592D (QFN-20(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, SPI, I2C, ADC, PWM, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
20MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, SPI, I2C, ADC, PWM, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.70×1.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH592D (QFN-20(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH592D (QFN-20(3x3))?

Das Bauteil CH592D von WCH im QFN-20(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PA11/X32KO/TMR2: Multiplex-I/O- & Peripherie-Pin PA11/X32KO/TMR2 (General)), 2 (PA10/X32KI/TMR1: Multiplex-I/O- & Peripherie-Pin PA10/X32KI/TMR1 (General)), 3 (VDCID: Multiplex-I/O- & Peripherie-Pin VDCID (General)), 4 (VSW: Multiplex-I/O- & Peripherie-Pin VSW (General)), 5 (VIO33/VDD33: Versorgungsspannungseingang (VIO33/VDD33 — 3.3V / 5.0V Standard Logic)), 6 (PB15/TCK/MISO_/SCL: Multiplex-I/O- & Peripherie-Pin PB15/TCK/MISO_/SCL (SPI, I2C)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH592D?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH592D (QFN-20(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.70 × 1.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH592D heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH592D (WCH, QFN-20(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH591 / CH592 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA11/X32KO/TMR2Digital_IOSignalanschluss PA11/X32KO/TMR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11/X32KO/TMR2. Unterstützte Bus-Schnittstellen: General.
2PA10/X32KI/TMR1Digital_IOSignalanschluss PA10/X32KI/TMR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10/X32KI/TMR1. Unterstützte Bus-Schnittstellen: General.
3VDCIDDigital_IOSignalanschluss VDCID (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCID. Unterstützte Bus-Schnittstellen: General.
4VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
5VIO33/VDD33Power_InPositiver Versorgungseingang (VIO33/VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6PB15/TCK/MISO_/SCLDigital_IOSignalanschluss PB15/TCK/MISO_/SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB15/TCK/MISO_/SCL. Unterstützte Bus-Schnittstellen: SPI, I2C.
7NCNo_ConnectNo Connect (Leave Floating)
8PB13/SCK0_/TXD1_Digital_IOSignalanschluss PB13/SCK0_/TXD1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13/SCK0_/TXD1_. Unterstützte Bus-Schnittstellen: UART, SPI.
9PB12/SCS_/RXD1_Digital_IOSignalanschluss PB12/SCS_/RXD1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12/SCS_/RXD1_. Unterstützte Bus-Schnittstellen: UART.
10PB11/UD+/TMR2_Digital_IOSignalanschluss PB11/UD+/TMR2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11/UD+/TMR2_. Unterstützte Bus-Schnittstellen: USB.
11PB10/UD-/TMR1_Digital_IOSignalanschluss PB10/UD-/TMR1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10/UD-/TMR1_. Unterstützte Bus-Schnittstellen: USB.
12X32MODigital_IOSignalanschluss X32MO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MO. Unterstützte Bus-Schnittstellen: General.
13X32MIDigital_IOSignalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General.
14VINTAPower_InPositiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
15ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
16VDCIADigital_IOSignalanschluss VDCIA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCIA. Unterstützte Bus-Schnittstellen: General.
17PA15/MISO/RXD0_/AIN5Digital_IOSignalanschluss PA15/MISO/RXD0_/AIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15/MISO/RXD0_/AIN5. Unterstützte Bus-Schnittstellen: UART, SPI, ADC.
18PA14/MOSI/TXD0_/AIN4Digital_IOSignalanschluss PA14/MOSI/TXD0_/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14/MOSI/TXD0_/AIN4. Unterstützte Bus-Schnittstellen: UART, SPI, ADC.
19PA13/SCK0/PWM5/AIN3Digital_IOSignalanschluss PA13/SCK0/PWM5/AIN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13/SCK0/PWM5/AIN3. Unterstützte Bus-Schnittstellen: SPI, ADC, PWM.
20PA12/SCS/PWM4/AIN2AnalogSignalanschluss PA12/SCS/PWM4/AIN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12/SCS/PWM4/AIN2. Unterstützte Bus-Schnittstellen: ADC, PWM.
21GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload