![CH549F (QFN-28-EP(4x4)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。](/api/v1/assets/C367229/extracted/figures/p27_fig01.png)
![CH549F (QFN-28-EP(4x4)) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]](/api/v1/assets/C367229/extracted/figures/p28_fig01.png)
SOP-16 · 16P
同期ピン配置 (Symbol / 2D / 3D) (29/29)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | 0 | I/O | マルチプレクスI/O・ペリフェラル端子 0 (General) |
| 2 | P1.7/SCK/TXD1_/AIN7 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC) |
| 3 | P5.7/RST | I/O | マルチプレクスI/O・ペリフェラル端子 P5.7/RST (General) |
| 4 | P3.0/RXD | I/O | マルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART) |
| 5 | P3.1/TXD | I/O | マルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART) |
| 6 | P3.2/INT0 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.2/INT0 (General) |
| 7 | P3.3/INT1 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.3/INT1 (General) |
| 8 | P3.4/T0 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.4/T0 (General) |
| 9 | P3.5/T1 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.5/T1 (General) |
| 10 | P4.6/XI | I/O | マルチプレクスI/O・ペリフェラル端子 P4.6/XI (RTC/CLK) |
| 11 | XO | I/O | マルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK) |
| 12 | P2.2/PWM3/INT0_ | I/O | マルチプレクスI/O・ペリフェラル端子 P2.2/PWM3/INT0_ (PWM) |
| 13 | P2.4/PWM1/T2_/CAP1_ | I/O | マルチプレクスI/O・ペリフェラル端子 P2.4/PWM1/T2_/CAP1_ (PWM) |
| 14 | P2.6/PWM6/RXD1 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.6/PWM6/RXD1 (UART, PWM) |
| 15 | P2.7/PWM7/TXD1 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.7/PWM7/TXD1 (UART, PWM) |
| 16 | P5.5/HVOD | I/O | マルチプレクスI/O・ペリフェラル端子 P5.5/HVOD (General) |
| 17 | P5.1/DP/UDP | I/O | マルチプレクスI/O・ペリフェラル端子 P5.1/DP/UDP (General) |
| 18 | P5.0/DM/UDM | I/O | マルチプレクスI/O・ペリフェラル端子 P5.0/DM/UDM (General) |
| 19 | P0.7/TXD3/AIN15 | I/O | マルチプレクスI/O・ペリフェラル端子 P0.7/TXD3/AIN15 (UART, ADC) |
| 20 | P0.6/RXD3/AIN14 | I/O | マルチプレクスI/O・ペリフェラル端子 P0.6/RXD3/AIN14 (UART, ADC) |
| 21 | P0.5/TXD2/AIN13 | I/O | マルチプレクスI/O・ペリフェラル端子 P0.5/TXD2/AIN13 (UART, ADC) |
| 22 | P0.4/RXD2/AIN12 | I/O | マルチプレクスI/O・ペリフェラル端子 P0.4/RXD2/AIN12 (UART, ADC) |
| 23 | VDD | Power | 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic) |
| 24 | V33 | Power | 電源供給入力 (V33 — 3.3V / 5.0V Standard Logic) |
| 25 | P1.0/T2/CAP1/AIN0 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.0/T2/CAP1/AIN0 (ADC) |
| 26 | P1.1/T2EX/CAP2/AIN1 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.1/T2EX/CAP2/AIN1 (ADC) |
| 27 | P1.4/SCS/UCC1/AIN4 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.4/SCS/UCC1/AIN4 (ADC) |
| 28 | IO33 | I/O | GPIO33 / FSPIHD / SUBSPIHD / SPIIO4 |
| 29 | GND | GND | グラウンド基準端子 (GND) |
PIN 1 0
I/OマルチプレクスI/O・ペリフェラル端子 0 (General)
設計上の注意点: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
QFN-28-EP(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH549 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P66 · p66_fig01パッケージ完全一致
P66 · p66_fig02パッケージ完全一致
P1 · p01_fig011717×914px
P22 · p22_fig011757×1798px
P22 · p22_fig01P22
P27 · p27_fig011757×490px
P28 · p28_fig011678×1028px
P64 · p64_fig011757×2757px
P65 · p65_fig011757×1816px
電気仕様 & 部品詳細スペック (CH549F)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:CH549F (QFN-28-EP(4x4)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
40MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28-EP(4x4))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル29 ピン自動バス分類
IPC-7351B フットプリント29 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口EPAD 2.56×2.56mm メッシュ分割
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — CH549 (3)
QFN-28-EP(4x4) · 29P
LQFP-48(7x7) · 48P
機械寸法 & ランドパターン (QFN-28-EP(4x4))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-28-EP(4x4) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH549F (QFN-28-EP(4x4))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH549F (QFN-28-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH549F (QFN-28-EP(4x4) パッケージ) は全 29 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (0: マルチプレクスI/O・ペリフェラル端子 0 (General)), 2 (P1.7/SCK/TXD1_/AIN7: マルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 3 (P5.7/RST: マルチプレクスI/O・ペリフェラル端子 P5.7/RST (General)), 4 (P3.0/RXD: マルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART)), 5 (P3.1/TXD: マルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART)), 6 (P3.2/INT0: マルチプレクスI/O・ペリフェラル端子 P3.2/INT0 (General))。
CH549F の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH549F (QFN-28-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 2.56 × 2.56 mm、IPC-7525 60% 開口ペーストマスク付き）。
CH549F の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH549F (WCH, QFN-28-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (29 ピン) & CH549 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | 0 | Digital_IO | 信号端子 0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 0。対応バス/インターフェース: General。 |
| 2 | P1.7/SCK/TXD1_/AIN7 | Digital_IO | 信号端子 P1.7/SCK/TXD1_/AIN7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: UART, SPI, ADC。 |
| 3 | P5.7/RST | Digital_IO | 信号端子 P5.7/RST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.7/RST。対応バス/インターフェース: General。 |
| 4 | P3.0/RXD | Digital_IO | 信号端子 P3.0/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0/RXD。対応バス/インターフェース: UART。 |
| 5 | P3.1/TXD | Digital_IO | 信号端子 P3.1/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。 |
| 6 | P3.2/INT0 | Digital_IO | 信号端子 P3.2/INT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.2/INT0。対応バス/インターフェース: General。 |
| 7 | P3.3/INT1 | Digital_IO | 信号端子 P3.3/INT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/INT1。対応バス/インターフェース: General。 |
| 8 | P3.4/T0 | Digital_IO | 信号端子 P3.4/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/T0。対応バス/インターフェース: General。 |
| 9 | P3.5/T1 | Digital_IO | 信号端子 P3.5/T1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5/T1。対応バス/インターフェース: General。 |
| 10 | P4.6/XI | Digital_IO | 信号端子 P4.6/XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.6/XI。対応バス/インターフェース: RTC/CLK。 |
| 11 | XO | Digital_IO | 信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。 |
| 12 | P2.2/PWM3/INT0_ | Digital_IO | 信号端子 P2.2/PWM3/INT0_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.2/PWM3/INT0_。対応バス/インターフェース: PWM。 |
| 13 | P2.4/PWM1/T2_/CAP1_ | Digital_IO | 信号端子 P2.4/PWM1/T2_/CAP1_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.4/PWM1/T2_/CAP1_。対応バス/インターフェース: PWM。 |
| 14 | P2.6/PWM6/RXD1 | Digital_IO | 信号端子 P2.6/PWM6/RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.6/PWM6/RXD1。対応バス/インターフェース: UART, PWM。 |
| 15 | P2.7/PWM7/TXD1 | Digital_IO | 信号端子 P2.7/PWM7/TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.7/PWM7/TXD1。対応バス/インターフェース: UART, PWM。 |
| 16 | P5.5/HVOD | Digital_IO | 信号端子 P5.5/HVOD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.5/HVOD。対応バス/インターフェース: General。 |
| 17 | P5.1/DP/UDP | Digital_IO | 信号端子 P5.1/DP/UDP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1/DP/UDP。対応バス/インターフェース: General。 |
| 18 | P5.0/DM/UDM | Digital_IO | 信号端子 P5.0/DM/UDM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0/DM/UDM。対応バス/インターフェース: General。 |
| 19 | P0.7/TXD3/AIN15 | Digital_IO | 信号端子 P0.7/TXD3/AIN15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.7/TXD3/AIN15。対応バス/インターフェース: UART, ADC。 |
| 20 | P0.6/RXD3/AIN14 | Digital_IO | 信号端子 P0.6/RXD3/AIN14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.6/RXD3/AIN14。対応バス/インターフェース: UART, ADC。 |
| 21 | P0.5/TXD2/AIN13 | Digital_IO | 信号端子 P0.5/TXD2/AIN13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.5/TXD2/AIN13。対応バス/インターフェース: UART, ADC。 |
| 22 | P0.4/RXD2/AIN12 | Digital_IO | 信号端子 P0.4/RXD2/AIN12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.4/RXD2/AIN12。対応バス/インターフェース: UART, ADC。 |
| 23 | VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 24 | V33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33、最大定格: 5.5V) です。 |
| 25 | P1.0/T2/CAP1/AIN0 | Analog | 信号端子 P1.0/T2/CAP1/AIN0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.0/T2/CAP1/AIN0。対応バス/インターフェース: ADC。 |
| 26 | P1.1/T2EX/CAP2/AIN1 | Analog | 信号端子 P1.1/T2EX/CAP2/AIN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.1/T2EX/CAP2/AIN1。対応バス/インターフェース: ADC。 |
| 27 | P1.4/SCS/UCC1/AIN4 | Analog | 信号端子 P1.4/SCS/UCC1/AIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.4/SCS/UCC1/AIN4。対応バス/インターフェース: ADC。 |
| 28 | IO33 | Digital_IO | GPIO33 / FSPIHD / SUBSPIHD / SPIIO4 |
| 29 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |