![CH549F (QFN-28-EP(4x4)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。](/api/v1/assets/C367229/extracted/figures/p27_fig01.png)
![CH549F (QFN-28-EP(4x4)) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]](/api/v1/assets/C367229/extracted/figures/p28_fig01.png)
SOP-16 · 16P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | 0 | I/O | Multiplex-I/O- & Peripherie-Pin 0 (General) |
| 2 | P1.7/SCK/TXD1_/AIN7 | I/O | Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC) |
| 3 | P5.7/RST | I/O | Multiplex-I/O- & Peripherie-Pin P5.7/RST (General) |
| 4 | P3.0/RXD | I/O | Multiplex-I/O- & Peripherie-Pin P3.0/RXD (UART) |
| 5 | P3.1/TXD | I/O | Multiplex-I/O- & Peripherie-Pin P3.1/TXD (UART) |
| 6 | P3.2/INT0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.2/INT0 (General) |
| 7 | P3.3/INT1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.3/INT1 (General) |
| 8 | P3.4/T0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.4/T0 (General) |
| 9 | P3.5/T1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.5/T1 (General) |
| 10 | P4.6/XI | I/O | Multiplex-I/O- & Peripherie-Pin P4.6/XI (RTC/CLK) |
| 11 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 12 | P2.2/PWM3/INT0_ | I/O | Multiplex-I/O- & Peripherie-Pin P2.2/PWM3/INT0_ (PWM) |
| 13 | P2.4/PWM1/T2_/CAP1_ | I/O | Multiplex-I/O- & Peripherie-Pin P2.4/PWM1/T2_/CAP1_ (PWM) |
| 14 | P2.6/PWM6/RXD1 | I/O | Multiplex-I/O- & Peripherie-Pin P2.6/PWM6/RXD1 (UART, PWM) |
| 15 | P2.7/PWM7/TXD1 | I/O | Multiplex-I/O- & Peripherie-Pin P2.7/PWM7/TXD1 (UART, PWM) |
| 16 | P5.5/HVOD | I/O | Multiplex-I/O- & Peripherie-Pin P5.5/HVOD (General) |
| 17 | P5.1/DP/UDP | I/O | Multiplex-I/O- & Peripherie-Pin P5.1/DP/UDP (General) |
| 18 | P5.0/DM/UDM | I/O | Multiplex-I/O- & Peripherie-Pin P5.0/DM/UDM (General) |
| 19 | P0.7/TXD3/AIN15 | I/O | Multiplex-I/O- & Peripherie-Pin P0.7/TXD3/AIN15 (UART, ADC) |
| 20 | P0.6/RXD3/AIN14 | I/O | Multiplex-I/O- & Peripherie-Pin P0.6/RXD3/AIN14 (UART, ADC) |
| 21 | P0.5/TXD2/AIN13 | I/O | Multiplex-I/O- & Peripherie-Pin P0.5/TXD2/AIN13 (UART, ADC) |
| 22 | P0.4/RXD2/AIN12 | I/O | Multiplex-I/O- & Peripherie-Pin P0.4/RXD2/AIN12 (UART, ADC) |
| 23 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 24 | V33 | Power | Versorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic) |
| 25 | P1.0/T2/CAP1/AIN0 | I/O | Multiplex-I/O- & Peripherie-Pin P1.0/T2/CAP1/AIN0 (ADC) |
| 26 | P1.1/T2EX/CAP2/AIN1 | I/O | Multiplex-I/O- & Peripherie-Pin P1.1/T2EX/CAP2/AIN1 (ADC) |
| 27 | P1.4/SCS/UCC1/AIN4 | I/O | Multiplex-I/O- & Peripherie-Pin P1.4/SCS/UCC1/AIN4 (ADC) |
| 28 | IO33 | I/O | GPIO33 / FSPIHD / SUBSPIHD / SPIIO4 |
| 29 | GND | GND | Masseanschluss (GND) |
PIN 1 0
I/OMultiplex-I/O- & Peripherie-Pin 0 (General)
Designhinweis: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-28-EP(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH549
P66 · p66_fig01EXAKTES GEHÄUSE
P66 · p66_fig02EXAKTES GEHÄUSE
P1 · p01_fig011717×914px
P22 · p22_fig011757×1798px
P22 · p22_fig01P22
P27 · p27_fig011757×490px
P28 · p28_fig011678×1028px
P64 · p64_fig011757×2757px
P65 · p65_fig011757×1816px
Elektrische Spezifikationen & Bauteildetails (CH549F)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH549F (QFN-28-EP(4x4)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
40MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28-EP(4x4))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint29 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 2.56×2.56mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH549 (3)
QFN-28-EP(4x4) · 29P
LQFP-48(7x7) · 48P
Mechanische Abmessungen & Land Pattern (QFN-28-EP(4x4))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-28-EP(4x4) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH549F (QFN-28-EP(4x4))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH549F (QFN-28-EP(4x4))?
Das Bauteil CH549F von WCH im QFN-28-EP(4x4)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (0: Multiplex-I/O- & Peripherie-Pin 0 (General)), 2 (P1.7/SCK/TXD1_/AIN7: Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 3 (P5.7/RST: Multiplex-I/O- & Peripherie-Pin P5.7/RST (General)), 4 (P3.0/RXD: Multiplex-I/O- & Peripherie-Pin P3.0/RXD (UART)), 5 (P3.1/TXD: Multiplex-I/O- & Peripherie-Pin P3.1/TXD (UART)), 6 (P3.2/INT0: Multiplex-I/O- & Peripherie-Pin P3.2/INT0 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH549F?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH549F (QFN-28-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.56 × 2.56 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH549F heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH549F (WCH, QFN-28-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & CH549 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | 0 | Digital_IO | Signalanschluss 0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 0. Unterstützte Bus-Schnittstellen: General. |
| 2 | P1.7/SCK/TXD1_/AIN7 | Digital_IO | Signalanschluss P1.7/SCK/TXD1_/AIN7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 3 | P5.7/RST | Digital_IO | Signalanschluss P5.7/RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.7/RST. Unterstützte Bus-Schnittstellen: General. |
| 4 | P3.0/RXD | Digital_IO | Signalanschluss P3.0/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/RXD. Unterstützte Bus-Schnittstellen: UART. |
| 5 | P3.1/TXD | Digital_IO | Signalanschluss P3.1/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/TXD. Unterstützte Bus-Schnittstellen: UART. |
| 6 | P3.2/INT0 | Digital_IO | Signalanschluss P3.2/INT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.2/INT0. Unterstützte Bus-Schnittstellen: General. |
| 7 | P3.3/INT1 | Digital_IO | Signalanschluss P3.3/INT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3/INT1. Unterstützte Bus-Schnittstellen: General. |
| 8 | P3.4/T0 | Digital_IO | Signalanschluss P3.4/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/T0. Unterstützte Bus-Schnittstellen: General. |
| 9 | P3.5/T1 | Digital_IO | Signalanschluss P3.5/T1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.5/T1. Unterstützte Bus-Schnittstellen: General. |
| 10 | P4.6/XI | Digital_IO | Signalanschluss P4.6/XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.6/XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 11 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 12 | P2.2/PWM3/INT0_ | Digital_IO | Signalanschluss P2.2/PWM3/INT0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2/PWM3/INT0_. Unterstützte Bus-Schnittstellen: PWM. |
| 13 | P2.4/PWM1/T2_/CAP1_ | Digital_IO | Signalanschluss P2.4/PWM1/T2_/CAP1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4/PWM1/T2_/CAP1_. Unterstützte Bus-Schnittstellen: PWM. |
| 14 | P2.6/PWM6/RXD1 | Digital_IO | Signalanschluss P2.6/PWM6/RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.6/PWM6/RXD1. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 15 | P2.7/PWM7/TXD1 | Digital_IO | Signalanschluss P2.7/PWM7/TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.7/PWM7/TXD1. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 16 | P5.5/HVOD | Digital_IO | Signalanschluss P5.5/HVOD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.5/HVOD. Unterstützte Bus-Schnittstellen: General. |
| 17 | P5.1/DP/UDP | Digital_IO | Signalanschluss P5.1/DP/UDP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1/DP/UDP. Unterstützte Bus-Schnittstellen: General. |
| 18 | P5.0/DM/UDM | Digital_IO | Signalanschluss P5.0/DM/UDM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0/DM/UDM. Unterstützte Bus-Schnittstellen: General. |
| 19 | P0.7/TXD3/AIN15 | Digital_IO | Signalanschluss P0.7/TXD3/AIN15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.7/TXD3/AIN15. Unterstützte Bus-Schnittstellen: UART, ADC. |
| 20 | P0.6/RXD3/AIN14 | Digital_IO | Signalanschluss P0.6/RXD3/AIN14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.6/RXD3/AIN14. Unterstützte Bus-Schnittstellen: UART, ADC. |
| 21 | P0.5/TXD2/AIN13 | Digital_IO | Signalanschluss P0.5/TXD2/AIN13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.5/TXD2/AIN13. Unterstützte Bus-Schnittstellen: UART, ADC. |
| 22 | P0.4/RXD2/AIN12 | Digital_IO | Signalanschluss P0.4/RXD2/AIN12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.4/RXD2/AIN12. Unterstützte Bus-Schnittstellen: UART, ADC. |
| 23 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 24 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 25 | P1.0/T2/CAP1/AIN0 | Analog | Signalanschluss P1.0/T2/CAP1/AIN0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.0/T2/CAP1/AIN0. Unterstützte Bus-Schnittstellen: ADC. |
| 26 | P1.1/T2EX/CAP2/AIN1 | Analog | Signalanschluss P1.1/T2EX/CAP2/AIN1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.1/T2EX/CAP2/AIN1. Unterstützte Bus-Schnittstellen: ADC. |
| 27 | P1.4/SCS/UCC1/AIN4 | Analog | Signalanschluss P1.4/SCS/UCC1/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4/SCS/UCC1/AIN4. Unterstützte Bus-Schnittstellen: ADC. |
| 28 | IO33 | Digital_IO | GPIO33 / FSPIHD / SUBSPIHD / SPIIO4 |
| 29 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |