ChipDocs.org
⌘K
2284 部品PDFアップロード
CH384P (LQFP-100(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH384P

WCHID: C33620944LQFP-100(14x14) · 100 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH384P (LQFP-100(14x14))1GPO2GND3GND4RSVD5WAKE#6RESET#7VCC338VCC339GND10VCC1811PECKP12PECKN13VCC18A14GND15GND16RREF17GND18PERP19PERN20VCC18A21PETN22PETP23GND24XO25XI26VCC3327GND28SCL29SDA30SDX31SCS32INT#33INT2#34INT1#35INT0#36XCKI#37GND38RXD039DCD040RI041DSR042CTS043RXD344DCD345RI346DSR347CTS348VCC1849GND50VCC33100CKSEL99GND098MDSEL97MGND96GND95CS0#94ALE93XRD#92XWR#91DTR390RTS389TXD388DTR287VCC3386GND85RTS284TXD283DTR182RTS181TXD180DTR079RTS078TXD077GND76CS2#75CS1#74TNOW073TNOW172VCC3371GND70VCC1869D068D167D266D365D464D563D662D761GND60CTS159DSR158RI157DCD156RXD155CTS254DSR253RI252DCD251RXD2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100E=14.00mm · Pitch e=0.50mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GPOI/OマルチプレクスI/O・ペリフェラル端子 GPO (General)
2GNDGNDグラウンド基準端子 (GND)
3GNDGNDグラウンド基準端子 (GND)
4RSVDI/OマルチプレクスI/O・ペリフェラル端子 RSVD (General)
5WAKE#I/OマルチプレクスI/O・ペリフェラル端子 WAKE# (General)
6RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
7VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
8VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
9GNDGNDグラウンド基準端子 (GND)
10VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
11PECKPI/OマルチプレクスI/O・ペリフェラル端子 PECKP (General)
12PECKNI/OマルチプレクスI/O・ペリフェラル端子 PECKN (General)
13VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
14GNDGNDグラウンド基準端子 (GND)
15GNDGNDグラウンド基準端子 (GND)
16RREFI/OマルチプレクスI/O・ペリフェラル端子 RREF (General)
17GNDGNDグラウンド基準端子 (GND)
18PERPI/OマルチプレクスI/O・ペリフェラル端子 PERP (General)
19PERNI/OマルチプレクスI/O・ペリフェラル端子 PERN (General)
20VCC18APower電源供給入力 (VCC18A — 3.3V / 5.0V Standard Logic)
21PETNI/OマルチプレクスI/O・ペリフェラル端子 PETN (General)
22PETPI/OマルチプレクスI/O・ペリフェラル端子 PETP (General)
23GNDGNDグラウンド基準端子 (GND)
24XOI/OXO (RTC/CLK)
25XII/OXI (RTC/CLK)
26VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
27GNDGNDグラウンド基準端子 (GND)
28SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
29SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
30SDXI/OマルチプレクスI/O・ペリフェラル端子 SDX (General)
31SCSI/OマルチプレクスI/O・ペリフェラル端子 SCS (General)
32INT#I/OマルチプレクスI/O・ペリフェラル端子 INT# (General)
33INT2#I/OマルチプレクスI/O・ペリフェラル端子 INT2# (General)
34INT1#I/OマルチプレクスI/O・ペリフェラル端子 INT1# (General)
35INT0#I/OマルチプレクスI/O・ペリフェラル端子 INT0# (General)
36XCKI#I/OマルチプレクスI/O・ペリフェラル端子 XCKI# (General)
37GNDGNDグラウンド基準端子 (GND)
38RXD0I/OマルチプレクスI/O・ペリフェラル端子 RXD0 (UART)
39DCD0I/OマルチプレクスI/O・ペリフェラル端子 DCD0 (General)
40RI0I/OマルチプレクスI/O・ペリフェラル端子 RI0 (General)
41DSR0I/OマルチプレクスI/O・ペリフェラル端子 DSR0 (UART)
42CTS0I/OマルチプレクスI/O・ペリフェラル端子 CTS0 (UART)
43RXD3I/OマルチプレクスI/O・ペリフェラル端子 RXD3 (UART)
44DCD3I/OマルチプレクスI/O・ペリフェラル端子 DCD3 (General)
45RI3I/OマルチプレクスI/O・ペリフェラル端子 RI3 (General)
46DSR3I/OマルチプレクスI/O・ペリフェラル端子 DSR3 (UART)
47CTS3I/OマルチプレクスI/O・ペリフェラル端子 CTS3 (UART)
48VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
49GNDGND露出サーマルパッド・グラウンド (GND)
50VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
51RXD2I/OマルチプレクスI/O・ペリフェラル端子 RXD2 (UART)
52DCD2I/OマルチプレクスI/O・ペリフェラル端子 DCD2 (General)
53RI2I/OマルチプレクスI/O・ペリフェラル端子 RI2 (General)
54DSR2I/OマルチプレクスI/O・ペリフェラル端子 DSR2 (UART)
55CTS2I/OマルチプレクスI/O・ペリフェラル端子 CTS2 (UART)
56RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
57DCD1I/OマルチプレクスI/O・ペリフェラル端子 DCD1 (General)
58RI1I/OマルチプレクスI/O・ペリフェラル端子 RI1 (General)
59DSR1I/OマルチプレクスI/O・ペリフェラル端子 DSR1 (UART)
60CTS1I/OマルチプレクスI/O・ペリフェラル端子 CTS1 (UART)
61GNDGNDグラウンド基準端子 (GND)
62D7I/OマルチプレクスI/O・ペリフェラル端子 D7 (General)
63D6I/OマルチプレクスI/O・ペリフェラル端子 D6 (General)
64D5I/OマルチプレクスI/O・ペリフェラル端子 D5 (General)
65D4I/OマルチプレクスI/O・ペリフェラル端子 D4 (General)
66D3I/OマルチプレクスI/O・ペリフェラル端子 D3 (General)
67D2I/OマルチプレクスI/O・ペリフェラル端子 D2 (General)
68D1I/OマルチプレクスI/O・ペリフェラル端子 D1 (General)
69D0I/OマルチプレクスI/O・ペリフェラル端子 D0 (General)
70VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
71GNDGNDグラウンド基準端子 (GND)
72VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
73TNOW1I/OマルチプレクスI/O・ペリフェラル端子 TNOW1 (General)
74TNOW0I/OマルチプレクスI/O・ペリフェラル端子 TNOW0 (General)
75CS1#I/OマルチプレクスI/O・ペリフェラル端子 CS1# (General)
76CS2#I/OマルチプレクスI/O・ペリフェラル端子 CS2# (General)
77GNDGNDグラウンド基準端子 (GND)
78TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
79RTS0I/OマルチプレクスI/O・ペリフェラル端子 RTS0 (UART)
80DTR0I/OマルチプレクスI/O・ペリフェラル端子 DTR0 (UART)
81TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
82RTS1I/OマルチプレクスI/O・ペリフェラル端子 RTS1 (UART)
83DTR1I/OマルチプレクスI/O・ペリフェラル端子 DTR1 (UART)
84TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
85RTS2I/OマルチプレクスI/O・ペリフェラル端子 RTS2 (UART)
86GNDGNDグラウンド基準端子 (GND)
87VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
88DTR2I/OマルチプレクスI/O・ペリフェラル端子 DTR2 (UART)
89TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
90RTS3I/OマルチプレクスI/O・ペリフェラル端子 RTS3 (UART)
91DTR3I/OマルチプレクスI/O・ペリフェラル端子 DTR3 (UART)
92XWR#I/OマルチプレクスI/O・ペリフェラル端子 XWR# (General)
93XRD#I/OマルチプレクスI/O・ペリフェラル端子 XRD# (General)
94ALEI/OマルチプレクスI/O・ペリフェラル端子 ALE (General)
95CS0#I/OマルチプレクスI/O・ペリフェラル端子 CS0# (General)
96GNDGNDグラウンド基準端子 (GND)
97MGNDGNDグラウンド基準端子 (MGND)
98MDSELI/OマルチプレクスI/O・ペリフェラル端子 MDSEL (General)
99GND0GNDグラウンド基準端子 (GND0)
100CKSELI/OマルチプレクスI/O・ペリフェラル端子 CKSEL (General)
PIN 1 GPO
I/O
マルチプレクスI/O・ペリフェラル端子 GPO (General)
設計上の注意点: 通用输出
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH384P (WCH · LQFP-100(14x14))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH384P (LQFP-100(14x14)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH384P (LQFP-100(14x14)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH384P (LQFP-100(14x14)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH384P (LQFP-100(14x14)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-100(14x14) · 14.00×14.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH384P (LQFP-100(14x14)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH384P (LQFP-100(14x14)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH384 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P1 · p01_fig011648×1149px
CH384P (LQFP-100(14x14)) — CH384 中文手册（二） １
CH384 中文手册（二） １
P1 · p01_fig021041×1041px
CH384P (LQFP-100(14x14)) — 2、封装
2、封装
P1 · p01_fig01P1
CH384P (LQFP-100(14x14)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011732×2752px
CH384P (LQFP-100(14x14)) — CH384 中文手册（二） ２ | 3、引脚 | 3.1. 电源线 | 引脚号 引脚名称 类型 引脚说明 7,8,26,50,72,87 VCC33 电源 3.3V I/O 电源 10,48,70 VCC18 电源 1.8V 内核电源 13,20 VCC18A 电源 1.8V 传输电源 2,3,9,14,15,17,23,27, 37,49,61,71,77,86,96,99 GND 电源 公共接地端 | 97 NC. 空脚 禁止连接 | 3.2. PCIE 总线信号线 |
CH384 中文手册（二） ２ | 3、引脚 | 3.1. 电源线 | 引脚号 引脚名称 类型 引脚说明 7,8,26,50,72,87 VCC33 电源 3.3V I/O 电源 10,48,70 VCC18 电源 1.8V 内核电源 13,20 VCC18A 电源 1.8V 传输电源 2,3,9,14,15,17,23,27, 37,49,61,71,77,86,96,99 GND 电源 公共接地端 | 97 NC. 空脚 禁止连接 | 3.2. PCIE 总线信号线 |
P5 · p05_fig011957×1821px
CH384P (LQFP-100(14x14)) — CH384 属于高频电路，在设计PCB 板时请参考PCIE 总线规范，或者参考PCIE_PCB.PDF 文档。
CH384 属于高频电路，在设计PCB 板时请参考PCIE 总线规范，或者参考PCIE_PCB.PDF 文档。

電気仕様 & 部品詳細スペック (CH384P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH384P (LQFP-100(14x14)) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、I2C, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-100(14x14))
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-100(14x14))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
100P / 100Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-100(14x14)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH384P (LQFP-100(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH384P (LQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH384P (LQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (GPO: マルチプレクスI/O・ペリフェラル端子 GPO (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (GND: グラウンド基準端子 (GND)), 4 (RSVD: マルチプレクスI/O・ペリフェラル端子 RSVD (General)), 5 (WAKE#: マルチプレクスI/O・ペリフェラル端子 WAKE# (General)), 6 (RESET#: システムイネーブル・ハードウェアリセット (RESET#))。

CH384P の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH384P (LQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

CH384P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH384P (WCH, LQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & CH384 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GPODigital_IO信号端子 GPO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPO。対応バス/インターフェース: General。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4RSVDNC信号端子 RSVD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD。対応バス/インターフェース: General。
5WAKE#Digital_IO信号端子 WAKE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WAKE#。対応バス/インターフェース: General。
6RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
7VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
8VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
11PECKPDigital_IO信号端子 PECKP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKP。対応バス/インターフェース: General。
12PECKNDigital_IO信号端子 PECKN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PECKN。対応バス/インターフェース: General。
13VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
14GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
16RREFDigital_IO信号端子 RREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RREF。対応バス/インターフェース: General。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18PERPDigital_IO信号端子 PERP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERP。対応バス/インターフェース: General。
19PERNDigital_IO信号端子 PERN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PERN。対応バス/インターフェース: General。
20VCC18APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18A、最大定格: 5.5V) です。
21PETNDigital_IO信号端子 PETN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETN。対応バス/インターフェース: General。
22PETPDigital_IO信号端子 PETP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PETP。対応バス/インターフェース: General。
23GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
24XODigital_IO12MHz水晶発振器の反転出力端子 (XO)。水晶振動子および22pFコンデンサに接続します。
25XIDigital_IO12MHz水晶発振器入力端子 (XI)。GNDとの間に22pFの負荷容量を接続します。
26VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
27GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
28SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
29SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
30SDXDigital_IO信号端子 SDX（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDX。対応バス/インターフェース: General。
31SCSDigital_IO信号端子 SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS。対応バス/インターフェース: General。
32INT#Digital_IO信号端子 INT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT#。対応バス/インターフェース: General。
33INT2#Digital_IO信号端子 INT2#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT2#。対応バス/インターフェース: General。
34INT1#Digital_IO信号端子 INT1#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT1#。対応バス/インターフェース: General。
35INT0#Digital_IO信号端子 INT0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT0#。対応バス/インターフェース: General。
36XCKI#Digital_IO信号端子 XCKI#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XCKI#。対応バス/インターフェース: General。
37GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
38RXD0Digital_IO信号端子 RXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0。対応バス/インターフェース: UART。
39DCD0Digital_IO信号端子 DCD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD0。対応バス/インターフェース: General。
40RI0Digital_IO信号端子 RI0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI0。対応バス/インターフェース: General。
41DSR0Digital_IO信号端子 DSR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR0。対応バス/インターフェース: UART。
42CTS0Digital_IO信号端子 CTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0。対応バス/インターフェース: UART。
43RXD3Digital_IO信号端子 RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3。対応バス/インターフェース: UART。
44DCD3Digital_IO信号端子 DCD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD3。対応バス/インターフェース: General。
45RI3Digital_IO信号端子 RI3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI3。対応バス/インターフェース: General。
46DSR3Digital_IO信号端子 DSR3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR3。対応バス/インターフェース: UART。
47CTS3Digital_IO信号端子 CTS3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS3。対応バス/インターフェース: UART。
48VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
49GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
50VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
51RXD2Digital_IO信号端子 RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2。対応バス/インターフェース: UART。
52DCD2Digital_IO信号端子 DCD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD2。対応バス/インターフェース: General。
53RI2Digital_IO信号端子 RI2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI2。対応バス/インターフェース: General。
54DSR2Digital_IO信号端子 DSR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR2。対応バス/インターフェース: UART。
55CTS2Digital_IO信号端子 CTS2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS2。対応バス/インターフェース: UART。
56RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
57DCD1Digital_IO信号端子 DCD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD1。対応バス/インターフェース: General。
58RI1Digital_IO信号端子 RI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI1。対応バス/インターフェース: General。
59DSR1Digital_IO信号端子 DSR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR1。対応バス/インターフェース: UART。
60CTS1Digital_IO信号端子 CTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1。対応バス/インターフェース: UART。
61GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
62D7Digital_IO信号端子 D7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D7。対応バス/インターフェース: General。
63D6Digital_IO信号端子 D6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D6。対応バス/インターフェース: General。
64D5Digital_IO信号端子 D5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D5。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード