CH384P (LQFP-100(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH384P

WCHID: C33620944LQFP-100(14x14) · 100 Pins · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH384P (LQFP-100(14x14))1GPO2GND3GND4RSVD5WAKE#6RESET#7VCC338VCC339GND10VCC1811PECKP12PECKN13VCC18A14GND15GND16RREF17GND18PERP19PERN20VCC18A21PETN22PETP23GND24XO25XI26VCC3327GND28SCL29SDA30SDX31SCS32INT#33INT2#34INT1#35INT0#36XCKI#37GND38RXD039DCD040RI041DSR042CTS043RXD344DCD345RI346DSR347CTS348VCC1849GND50VCC33100CKSEL99GND098MDSEL97MGND96GND95CS0#94ALE93XRD#92XWR#91DTR390RTS389TXD388DTR287VCC3386GND85RTS284TXD283DTR182RTS181TXD180DTR079RTS078TXD077GND76CS2#75CS1#74TNOW073TNOW172VCC3371GND70VCC1869D068D167D266D365D464D563D662D761GND60CTS159DSR158RI157DCD156RXD155CTS254DSR253RI252DCD251RXD2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100E=14.00mm · Pitch e=0.50mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3D-MODELL
Gehäusekörper: 14.00mm × 14.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (100/100)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GPOI/OMultiplex-I/O- & Peripherie-Pin GPO (General)
2GNDGNDMasseanschluss (GND)
3GNDGNDMasseanschluss (GND)
4RSVDI/OMultiplex-I/O- & Peripherie-Pin RSVD (General)
5WAKE#I/OMultiplex-I/O- & Peripherie-Pin WAKE# (General)
6RESET#ISystemfreigabe & Hardware-Reset (RESET#)
7VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
8VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
9GNDGNDMasseanschluss (GND)
10VCC18PowerVersorgungsspannungseingang (VCC18 — 3.3V / 5.0V Standard Logic)
11PECKPI/OMultiplex-I/O- & Peripherie-Pin PECKP (General)
12PECKNI/OMultiplex-I/O- & Peripherie-Pin PECKN (General)
13VCC18APowerVersorgungsspannungseingang (VCC18A — 3.3V / 5.0V Standard Logic)
14GNDGNDMasseanschluss (GND)
15GNDGNDMasseanschluss (GND)
16RREFI/OMultiplex-I/O- & Peripherie-Pin RREF (General)
17GNDGNDMasseanschluss (GND)
18PERPI/OMultiplex-I/O- & Peripherie-Pin PERP (General)
19PERNI/OMultiplex-I/O- & Peripherie-Pin PERN (General)
20VCC18APowerVersorgungsspannungseingang (VCC18A — 3.3V / 5.0V Standard Logic)
21PETNI/OMultiplex-I/O- & Peripherie-Pin PETN (General)
22PETPI/OMultiplex-I/O- & Peripherie-Pin PETP (General)
23GNDGNDMasseanschluss (GND)
24XOI/OXO (RTC/CLK)
25XII/OXI (RTC/CLK)
26VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
27GNDGNDMasseanschluss (GND)
28SCLI/OMultiplex-I/O- & Peripherie-Pin SCL (I2C)
29SDAI/OMultiplex-I/O- & Peripherie-Pin SDA (I2C)
30SDXI/OMultiplex-I/O- & Peripherie-Pin SDX (General)
31SCSI/OMultiplex-I/O- & Peripherie-Pin SCS (General)
32INT#I/OMultiplex-I/O- & Peripherie-Pin INT# (General)
33INT2#I/OMultiplex-I/O- & Peripherie-Pin INT2# (General)
34INT1#I/OMultiplex-I/O- & Peripherie-Pin INT1# (General)
35INT0#I/OMultiplex-I/O- & Peripherie-Pin INT0# (General)
36XCKI#I/OMultiplex-I/O- & Peripherie-Pin XCKI# (General)
37GNDGNDMasseanschluss (GND)
38RXD0I/OMultiplex-I/O- & Peripherie-Pin RXD0 (UART)
39DCD0I/OMultiplex-I/O- & Peripherie-Pin DCD0 (General)
40RI0I/OMultiplex-I/O- & Peripherie-Pin RI0 (General)
41DSR0I/OMultiplex-I/O- & Peripherie-Pin DSR0 (UART)
42CTS0I/OMultiplex-I/O- & Peripherie-Pin CTS0 (UART)
43RXD3I/OMultiplex-I/O- & Peripherie-Pin RXD3 (UART)
44DCD3I/OMultiplex-I/O- & Peripherie-Pin DCD3 (General)
45RI3I/OMultiplex-I/O- & Peripherie-Pin RI3 (General)
46DSR3I/OMultiplex-I/O- & Peripherie-Pin DSR3 (UART)
47CTS3I/OMultiplex-I/O- & Peripherie-Pin CTS3 (UART)
48VCC18PowerVersorgungsspannungseingang (VCC18 — 3.3V / 5.0V Standard Logic)
49GNDGNDFreiliegendes Thermal- & Masse-Pad (GND)
50VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
51RXD2I/OMultiplex-I/O- & Peripherie-Pin RXD2 (UART)
52DCD2I/OMultiplex-I/O- & Peripherie-Pin DCD2 (General)
53RI2I/OMultiplex-I/O- & Peripherie-Pin RI2 (General)
54DSR2I/OMultiplex-I/O- & Peripherie-Pin DSR2 (UART)
55CTS2I/OMultiplex-I/O- & Peripherie-Pin CTS2 (UART)
56RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
57DCD1I/OMultiplex-I/O- & Peripherie-Pin DCD1 (General)
58RI1I/OMultiplex-I/O- & Peripherie-Pin RI1 (General)
59DSR1I/OMultiplex-I/O- & Peripherie-Pin DSR1 (UART)
60CTS1I/OMultiplex-I/O- & Peripherie-Pin CTS1 (UART)
61GNDGNDMasseanschluss (GND)
62D7I/OMultiplex-I/O- & Peripherie-Pin D7 (General)
63D6I/OMultiplex-I/O- & Peripherie-Pin D6 (General)
64D5I/OMultiplex-I/O- & Peripherie-Pin D5 (General)
65D4I/OMultiplex-I/O- & Peripherie-Pin D4 (General)
66D3I/OMultiplex-I/O- & Peripherie-Pin D3 (General)
67D2I/OMultiplex-I/O- & Peripherie-Pin D2 (General)
68D1I/OMultiplex-I/O- & Peripherie-Pin D1 (General)
69D0I/OMultiplex-I/O- & Peripherie-Pin D0 (General)
70VCC18PowerVersorgungsspannungseingang (VCC18 — 3.3V / 5.0V Standard Logic)
71GNDGNDMasseanschluss (GND)
72VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
73TNOW1I/OMultiplex-I/O- & Peripherie-Pin TNOW1 (General)
74TNOW0I/OMultiplex-I/O- & Peripherie-Pin TNOW0 (General)
75CS1#I/OMultiplex-I/O- & Peripherie-Pin CS1# (General)
76CS2#I/OMultiplex-I/O- & Peripherie-Pin CS2# (General)
77GNDGNDMasseanschluss (GND)
78TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
79RTS0I/OMultiplex-I/O- & Peripherie-Pin RTS0 (UART)
80DTR0I/OMultiplex-I/O- & Peripherie-Pin DTR0 (UART)
81TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
82RTS1I/OMultiplex-I/O- & Peripherie-Pin RTS1 (UART)
83DTR1I/OMultiplex-I/O- & Peripherie-Pin DTR1 (UART)
84TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
85RTS2I/OMultiplex-I/O- & Peripherie-Pin RTS2 (UART)
86GNDGNDMasseanschluss (GND)
87VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
88DTR2I/OMultiplex-I/O- & Peripherie-Pin DTR2 (UART)
89TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
90RTS3I/OMultiplex-I/O- & Peripherie-Pin RTS3 (UART)
91DTR3I/OMultiplex-I/O- & Peripherie-Pin DTR3 (UART)
92XWR#I/OMultiplex-I/O- & Peripherie-Pin XWR# (General)
93XRD#I/OMultiplex-I/O- & Peripherie-Pin XRD# (General)
94ALEI/OMultiplex-I/O- & Peripherie-Pin ALE (General)
95CS0#I/OMultiplex-I/O- & Peripherie-Pin CS0# (General)
96GNDGNDMasseanschluss (GND)
97MGNDGNDMasseanschluss (MGND)
98MDSELI/OMultiplex-I/O- & Peripherie-Pin MDSEL (General)
99GND0GNDMasseanschluss (GND0)
100CKSELI/OMultiplex-I/O- & Peripherie-Pin CKSEL (General)
PIN 1 GPO
I/O
Multiplex-I/O- & Peripherie-Pin GPO (General)
Designhinweis: 通用输出
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH384P (WCH · LQFP-100(14x14))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH384P (LQFP-100(14x14)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH384P (LQFP-100(14x14)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (100 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH384P (LQFP-100(14x14)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH384P (LQFP-100(14x14)) - 4. Gehäuseabmessungen (D×E×A)
LQFP-100(14x14) · 14.00×14.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH384P (LQFP-100(14x14)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (100 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH384P (LQFP-100(14x14)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)
Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für CH384
P1 · p01_fig011648×1149px
CH384P (LQFP-100(14x14)) — CH384 中文手册(二) 1
CH384 中文手册(二) 1
P1 · p01_fig021041×1041px
CH384P (LQFP-100(14x14)) — 2、封装
2、封装
P1 · p01_fig01P1
CH384P (LQFP-100(14x14)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011732×2752px
CH384P (LQFP-100(14x14)) — CH384 中文手册(二) 2 | 3、引脚 | 3.1. 电源线 | 引脚号 引脚名称 类型 引脚说明 7,8,26,50,72,87 VCC33 电源 3.3V I/O 电源 10,48,70 VCC18 电源 1.8V 内核电源 13,20 VCC18A 电源 1.8V 传输电源 2,3,9,14,15,17,23,27, 37,49,61,71,77,86,96,99 GND 电源 公共接地端 | 97 NC. 空脚 禁止连接 | 3.2. PCIE 总线信号线 |
CH384 中文手册(二) 2 | 3、引脚 | 3.1. 电源线 | 引脚号 引脚名称 类型 引脚说明 7,8,26,50,72,87 VCC33 电源 3.3V I/O 电源 10,48,70 VCC18 电源 1.8V 内核电源 13,20 VCC18A 电源 1.8V 传输电源 2,3,9,14,15,17,23,27, 37,49,61,71,77,86,96,99 GND 电源 公共接地端 | 97 NC. 空脚 禁止连接 | 3.2. PCIE 总线信号线 |
P5 · p05_fig011957×1821px
CH384P (LQFP-100(14x14)) — CH384 属于高频电路,在设计PCB 板时请参考PCIE 总线规范,或者参考PCIE_PCB.PDF 文档。
CH384 属于高频电路,在设计PCB 板时请参考PCIE 总线规范,或者参考PCIE_PCB.PDF 文档。

Elektrische Spezifikationen & Bauteildetails (CH384P)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH384P (LQFP-100(14x14)) ist ein 100-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 14.00 × 14.00 × 1.40 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und I2C, RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
14.00 × 14.00 × 1.40 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-100(14x14))
Pinanzahl & RastermaßN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
I2C, RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol100 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint100 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (LQFP-100(14x14))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
14.00 × 14.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.40mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
100P / 100Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
LQFP-100(14x14)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH384P (LQFP-100(14x14))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH384P (LQFP-100(14x14))?

Das Bauteil CH384P von WCH im LQFP-100(14x14)-Gehäuse besitzt 100 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (GPO: Multiplex-I/O- & Peripherie-Pin GPO (General)), 2 (GND: Masseanschluss (GND)), 3 (GND: Masseanschluss (GND)), 4 (RSVD: Multiplex-I/O- & Peripherie-Pin RSVD (General)), 5 (WAKE#: Multiplex-I/O- & Peripherie-Pin WAKE# (General)), 6 (RESET#: Systemfreigabe & Hardware-Reset (RESET#)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH384P?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH384P (LQFP-100(14x14)) 14.00 × 14.00 mm bei einem Pitch e = 0.50 mm und 100 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH384P heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH384P (WCH, LQFP-100(14x14)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (100 Pins) & CH384 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GPODigital_IOSignalanschluss GPO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPO. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
4RSVDNCSignalanschluss RSVD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSVD. Unterstützte Bus-Schnittstellen: General.
5WAKE#Digital_IOSignalanschluss WAKE# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: WAKE#. Unterstützte Bus-Schnittstellen: General.
6RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
7VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
8VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
10VCC18Power_InPositiver Versorgungseingang (VCC18) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
11PECKPDigital_IOSignalanschluss PECKP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PECKP. Unterstützte Bus-Schnittstellen: General.
12PECKNDigital_IOSignalanschluss PECKN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PECKN. Unterstützte Bus-Schnittstellen: General.
13VCC18APower_InPositiver Versorgungseingang (VCC18A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
15GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
16RREFDigital_IOSignalanschluss RREF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RREF. Unterstützte Bus-Schnittstellen: General.
17GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
18PERPDigital_IOSignalanschluss PERP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PERP. Unterstützte Bus-Schnittstellen: General.
19PERNDigital_IOSignalanschluss PERN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PERN. Unterstützte Bus-Schnittstellen: General.
20VCC18APower_InPositiver Versorgungseingang (VCC18A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
21PETNDigital_IOSignalanschluss PETN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PETN. Unterstützte Bus-Schnittstellen: General.
22PETPDigital_IOSignalanschluss PETP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PETP. Unterstützte Bus-Schnittstellen: General.
23GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
24XODigital_IOInvertierter 12-MHz-Quarzoszillatorausgang (XO); mit Quarz und 22-pF-Kondensator verbinden.
25XIDigital_IO12-MHz-Quarzoszillatoreingang (XI); benötigt 22-pF-Lastkondensator gegen GND.
26VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
27GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
28SCLDigital_IOSignalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C.
29SDADigital_IOSignalanschluss SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C.
30SDXDigital_IOSignalanschluss SDX (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDX. Unterstützte Bus-Schnittstellen: General.
31SCSDigital_IOSignalanschluss SCS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCS. Unterstützte Bus-Schnittstellen: General.
32INT#Digital_IOSignalanschluss INT# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT#. Unterstützte Bus-Schnittstellen: General.
33INT2#Digital_IOSignalanschluss INT2# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT2#. Unterstützte Bus-Schnittstellen: General.
34INT1#Digital_IOSignalanschluss INT1# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT1#. Unterstützte Bus-Schnittstellen: General.
35INT0#Digital_IOSignalanschluss INT0# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT0#. Unterstützte Bus-Schnittstellen: General.
36XCKI#Digital_IOSignalanschluss XCKI# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XCKI#. Unterstützte Bus-Schnittstellen: General.
37GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
38RXD0Digital_IOSignalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART.
39DCD0Digital_IOSignalanschluss DCD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD0. Unterstützte Bus-Schnittstellen: General.
40RI0Digital_IOSignalanschluss RI0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI0. Unterstützte Bus-Schnittstellen: General.
41DSR0Digital_IOSignalanschluss DSR0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR0. Unterstützte Bus-Schnittstellen: UART.
42CTS0Digital_IOSignalanschluss CTS0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS0. Unterstützte Bus-Schnittstellen: UART.
43RXD3Digital_IOSignalanschluss RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3. Unterstützte Bus-Schnittstellen: UART.
44DCD3Digital_IOSignalanschluss DCD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD3. Unterstützte Bus-Schnittstellen: General.
45RI3Digital_IOSignalanschluss RI3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI3. Unterstützte Bus-Schnittstellen: General.
46DSR3Digital_IOSignalanschluss DSR3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR3. Unterstützte Bus-Schnittstellen: UART.
47CTS3Digital_IOSignalanschluss CTS3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS3. Unterstützte Bus-Schnittstellen: UART.
48VCC18Power_InPositiver Versorgungseingang (VCC18) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
49GNDGNDFreiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
50VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
51RXD2Digital_IOSignalanschluss RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2. Unterstützte Bus-Schnittstellen: UART.
52DCD2Digital_IOSignalanschluss DCD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD2. Unterstützte Bus-Schnittstellen: General.
53RI2Digital_IOSignalanschluss RI2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI2. Unterstützte Bus-Schnittstellen: General.
54DSR2Digital_IOSignalanschluss DSR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR2. Unterstützte Bus-Schnittstellen: UART.
55CTS2Digital_IOSignalanschluss CTS2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS2. Unterstützte Bus-Schnittstellen: UART.
56RXD1Digital_IOSignalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART.
57DCD1Digital_IOSignalanschluss DCD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCD1. Unterstützte Bus-Schnittstellen: General.
58RI1Digital_IOSignalanschluss RI1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RI1. Unterstützte Bus-Schnittstellen: General.
59DSR1Digital_IOSignalanschluss DSR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DSR1. Unterstützte Bus-Schnittstellen: UART.
60CTS1Digital_IOSignalanschluss CTS1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS1. Unterstützte Bus-Schnittstellen: UART.
61GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
62D7Digital_IOSignalanschluss D7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D7. Unterstützte Bus-Schnittstellen: General.
63D6Digital_IOSignalanschluss D6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D6. Unterstützte Bus-Schnittstellen: General.
64D5Digital_IOSignalanschluss D5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D5. Unterstützte Bus-Schnittstellen: General.