ChipDocs.org
⌘K
2284 器件上传PDF
HV53011-E/KVX (TFBGA-59(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV53011-E/KVX

MICROCHIPID: C3304495TFBGA-59(8x8) · 59 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · HV53011-E/KVX (TFBGA-59(8x8))A1HV 5 OUTA3HV 4 OUTA5HV 3 OUTA7HV 2 OUTA9HV 1 OUTA11HV 0 OUTC1HV 6 OUTC3VPPSENSEC4LATCHDC5SSC6SHDNC7V LLC9V PPOC11FILPD3HVGNDD4LATCHCD5SDID6ReservedD7V CCE1HV 7 OUTE3HVGNDE4LATCHBE5SDOE6HVGNDE7VSSE9V PFE11V PPF3VNNSENSEF4LATCHAF5SCKL11HV 15 OUTL9HV 14 OUTL7HV 13 OUTL5HV 12 OUTL3HV 11 OUTL1HV 10 OUTJ11FILNJ9V NNOJ7HVGNDJ6HVGNDJ5HVGNDJ4HVGNDJ3HVGNDJ1HV 9 OUTH7HVGNDH6HVGNDH5HVGNDH4HVGNDH3NCG11V NNG9V NFG7HVGNDG6HVGNDG5HVGNDG4LATCHING3NCG1HV 8 OUTF7HVGNDF6HVGNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2D封装焊盘
A1A3A5A7A9A11C1C3C4C5C6C7C9C11D3D4D5D6D7E1E3E4E5E6E7E9E11F3F4F5F6F7G1G3G4G5G6G7G9G11H3H4H5H6H7J1J3J4J5J6J7J9J11L1L3L5L7L9L11E=8.00mm · Pitch e=0.65mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D实体模型
封装外形: 8.00mm × 8.00mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (59/59)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
A1HV 5 OUTI/O多功能复用 I/O 与外设引脚 HV 5 OUT (General)
A3HV 4 OUTI/O多功能复用 I/O 与外设引脚 HV 4 OUT (General)
A5HV 3 OUTI/O多功能复用 I/O 与外设引脚 HV 3 OUT (General)
A7HV 2 OUTI/O多功能复用 I/O 与外设引脚 HV 2 OUT (General)
A9HV 1 OUTI/O多功能复用 I/O 与外设引脚 HV 1 OUT (General)
A11HV 0 OUTI/O多功能复用 I/O 与外设引脚 HV 0 OUT (General)
C1HV 6 OUTI/O多功能复用 I/O 与外设引脚 HV 6 OUT (General)
C3VPPSENSEI/O多功能复用 I/O 与外设引脚 VPPSENSE (General)
C4LATCHDI/O多功能复用 I/O 与外设引脚 LATCHD (General)
C5SSI/O多功能复用 I/O 与外设引脚 SS (SPI)
C6SHDNI/O多功能复用 I/O 与外设引脚 SHDN (General)
C7V LLI/O多功能复用 I/O 与外设引脚 V LL (General)
C9V PPOI/O多功能复用 I/O 与外设引脚 V PPO (General)
C11FILPI/O多功能复用 I/O 与外设引脚 FILP (General)
D3HVGNDGND电源参考地引脚 (HVGND)
D4LATCHCI/O多功能复用 I/O 与外设引脚 LATCHC (General)
D5SDII/O多功能复用 I/O 与外设引脚 SDI (SPI)
D6ReservedI/O多功能复用 I/O 与外设引脚 Reserved (General)
D7V CCI/O多功能复用 I/O 与外设引脚 V CC (General)
E1HV 7 OUTI/O多功能复用 I/O 与外设引脚 HV 7 OUT (General)
E3HVGNDGND电源参考地引脚 (HVGND)
E4LATCHBI/O多功能复用 I/O 与外设引脚 LATCHB (General)
E5SDOI/O多功能复用 I/O 与外设引脚 SDO (SPI)
E6HVGNDGND电源参考地引脚 (HVGND)
E7VSSGND电源参考地引脚 (VSS)
E9V PFI/O多功能复用 I/O 与外设引脚 V PF (General)
E11V PPI/O多功能复用 I/O 与外设引脚 V PP (General)
F3VNNSENSEI/O多功能复用 I/O 与外设引脚 VNNSENSE (General)
F4LATCHAI/O多功能复用 I/O 与外设引脚 LATCHA (General)
F5SCKI/O多功能复用 I/O 与外设引脚 SCK (SPI)
F6HVGNDGND电源参考地引脚 (HVGND)
F7HVGNDGND电源参考地引脚 (HVGND)
G1HV 8 OUTI/O多功能复用 I/O 与外设引脚 HV 8 OUT (General)
G3NCI/O多功能复用 I/O 与外设引脚 NC (General)
G4LATCHINI/O多功能复用 I/O 与外设引脚 LATCHIN (SPI)
G5HVGNDGND电源参考地引脚 (HVGND)
G6HVGNDGND电源参考地引脚 (HVGND)
G7HVGNDGND电源参考地引脚 (HVGND)
G9V NFI/O多功能复用 I/O 与外设引脚 V NF (General)
G11V NNI/O多功能复用 I/O 与外设引脚 V NN (General)
H3NCI/O多功能复用 I/O 与外设引脚 NC (General)
H4HVGNDGND电源参考地引脚 (HVGND)
H5HVGNDGND电源参考地引脚 (HVGND)
H6HVGNDGND电源参考地引脚 (HVGND)
H7HVGNDGND电源参考地引脚 (HVGND)
J1HV 9 OUTI/O多功能复用 I/O 与外设引脚 HV 9 OUT (General)
J3HVGNDGND电源参考地引脚 (HVGND)
J4HVGNDGND电源参考地引脚 (HVGND)
J5HVGNDGND电源参考地引脚 (HVGND)
J6HVGNDGND电源参考地引脚 (HVGND)
J7HVGNDGND电源参考地引脚 (HVGND)
J9V NNOI/O多功能复用 I/O 与外设引脚 V NNO (General)
J11FILNI/O多功能复用 I/O 与外设引脚 FILN (General)
L1HV 10 OUTI/O多功能复用 I/O 与外设引脚 HV 10 OUT (General)
L3HV 11 OUTI/O多功能复用 I/O 与外设引脚 HV 11 OUT (General)
L5HV 12 OUTI/O多功能复用 I/O 与外设引脚 HV 12 OUT (General)
L7HV 13 OUTI/O多功能复用 I/O 与外设引脚 HV 13 OUT (General)
L9HV 14 OUTI/O多功能复用 I/O 与外设引脚 HV 14 OUT (General)
L11HV 15 OUTI/O多功能复用 I/O 与外设引脚 HV 15 OUT (General)
PIN A1 HV 5 OUT
I/O
多功能复用 I/O 与外设引脚 HV 5 OUT (General)
PCB布线建议: High -Voltage Output 5
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 8 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: HV53011-E/KVX (MICROCHIP · TFBGA-59(8x8))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
HV53011-E/KVX (TFBGA-59(8x8)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
HV53011-E/KVX (TFBGA-59(8x8)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (59 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
HV53011-E/KVX (TFBGA-59(8x8)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
HV53011-E/KVX (TFBGA-59(8x8)) - 4. 封装机械外形图 (D×E×A)
TFBGA-59(8x8) · 8.00×8.00mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
HV53011-E/KVX (TFBGA-59(8x8)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (59 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
HV53011-E/KVX (TFBGA-59(8x8)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (8 张图纸 · 第 1/1 页)
显示第 1–8 张，共 8 张完整原图 (来自 HV53011 系列)
P1 · p01_fig01376×200px
HV53011-E/KVX (TFBGA-59(8x8)) — 16-Channel ±135V Push-Pull Driver with RTZ
16-Channel ±135V Push-Pull Driver with RTZ
P2 · p02_fig011595×1081px
HV53011-E/KVX (TFBGA-59(8x8)) — Typical Application Diagram
Typical Application Diagram
P2 · p02_fig01P2
HV53011-E/KVX (TFBGA-59(8x8)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011556×1592px
HV53011-E/KVX (TFBGA-59(8x8)) — HV53011
HV53011
P4 · p04_fig011263×1465px
HV53011-E/KVX (TFBGA-59(8x8)) — Block Diagram
Block Diagram
P23 · p23_fig01441×436px
HV53011-E/KVX (TFBGA-59(8x8)) — 59-Ball TFBGA (8x8x1.2 mm) Example
59-Ball TFBGA (8x8x1.2 mm) Example
P23 · p23_fig02441×436px
HV53011-E/KVX (TFBGA-59(8x8)) — 59-Ball TFBGA (8x8x1.2 mm) Example
59-Ball TFBGA (8x8x1.2 mm) Example
P23 · p23_fig01P23
HV53011-E/KVX (TFBGA-59(8x8)) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)

电气参数与元器件规格详情 (HV53011-E/KVX)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:HV53011-E/KVX (TFBGA-59(8x8)) 是一款 59 引脚的标准电子与连接器元件，机械封装尺寸为 8.00 × 8.00 × 1.20 mm（引脚间距 e = 0.65 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C to 125°C，内置 SPI 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C to 125°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
32 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
8.00 × 8.00 × 1.20 mm (A1=0.25 mm)
封装类型：BGA (TFBGA-59(8x8))
引脚总数与中心间距N / e
59 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号59 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘59 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TFBGA-59(8x8))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
8.00 × 8.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.20mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.30 × 0.30 mm
引脚数 / 总焊盘数Topology
59P / 59Pad (BGA_GRID)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
TFBGA-59(8x8)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — HV53011-E/KVX (TFBGA-59(8x8))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

HV53011-E/KVX (TFBGA-59(8x8)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 HV53011-E/KVX 采用 TFBGA-59(8x8) 封装，共 59 脚，引脚间距 0.65 mm。主要引脚包括：A1 (HV 5 OUT: 多功能复用 I/O 与外设引脚 HV 5 OUT (General)), A3 (HV 4 OUT: 多功能复用 I/O 与外设引脚 HV 4 OUT (General)), A5 (HV 3 OUT: 多功能复用 I/O 与外设引脚 HV 3 OUT (General)), A7 (HV 2 OUT: 多功能复用 I/O 与外设引脚 HV 2 OUT (General)), A9 (HV 1 OUT: 多功能复用 I/O 与外设引脚 HV 1 OUT (General)), A11 (HV 0 OUT: 多功能复用 I/O 与外设引脚 HV 0 OUT (General))。

HV53011-E/KVX 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，HV53011-E/KVX (TFBGA-59(8x8)) 本体轮廓为 8.00 × 8.00 mm，引脚间距 e = 0.65 mm，共计 59 个铜箔焊盘。

哪里可以下载 HV53011-E/KVX 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 HV53011-E/KVX (MICROCHIP, TFBGA-59(8x8)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (59 脚) 与 HV53011 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
A1HV 5 OUTDigital_IO信号引脚 HV 5 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 5 OUT。支持总线接口：General。
A3HV 4 OUTDigital_IO信号引脚 HV 4 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 4 OUT。支持总线接口：General。
A5HV 3 OUTDigital_IO信号引脚 HV 3 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 3 OUT。支持总线接口：General。
A7HV 2 OUTDigital_IO信号引脚 HV 2 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 2 OUT。支持总线接口：General。
A9HV 1 OUTDigital_IO信号引脚 HV 1 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 1 OUT。支持总线接口：General。
A11HV 0 OUTDigital_IO信号引脚 HV 0 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 0 OUT。支持总线接口：General。
C1HV 6 OUTDigital_IO信号引脚 HV 6 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 6 OUT。支持总线接口：General。
C3VPPSENSEDigital_IO信号引脚 VPPSENSE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VPPSENSE。支持总线接口：General。
C4LATCHDDigital_IO信号引脚 LATCHD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LATCHD。支持总线接口：General。
C5SSDigital_IO信号引脚 SS（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPICHIPSELECT。支持总线接口：SPI。
C6SHDNDigital_IO信号引脚 SHDN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SHDN。支持总线接口：General。
C7V LLDigital_IO信号引脚 V LL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V LL。支持总线接口：General。
C9V PPODigital_IO信号引脚 V PPO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V PPO。支持总线接口：General。
C11FILPDigital_IO信号引脚 FILP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：FILP。支持总线接口：General。
D3HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
D4LATCHCDigital_IO信号引脚 LATCHC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LATCHC。支持总线接口：General。
D5SDIDigital_IO信号引脚 SDI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPIDATAIN。支持总线接口：SPI。
D6ReservedDigital_IO信号引脚 Reserved（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：Reserved。支持总线接口：General。
D7V CCDigital_IO信号引脚 V CC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V CC。支持总线接口：General。
E1HV 7 OUTDigital_IO信号引脚 HV 7 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 7 OUT。支持总线接口：General。
E3HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E4LATCHBDigital_IO信号引脚 LATCHB（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LATCHB。支持总线接口：General。
E5SDODigital_IO信号引脚 SDO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPIDATAOUT。支持总线接口：SPI。
E6HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E7VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E9V PFDigital_IO信号引脚 V PF（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V PF。支持总线接口：General。
E11V PPDigital_IO信号引脚 V PP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V PP。支持总线接口：General。
F3VNNSENSEDigital_IO信号引脚 VNNSENSE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VNNSENSE。支持总线接口：General。
F4LATCHADigital_IO信号引脚 LATCHA（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LATCHA。支持总线接口：General。
F5SCKDigital_IO信号引脚 SCK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPICLOCK。支持总线接口：SPI。
F6HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
F7HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
G1HV 8 OUTDigital_IO信号引脚 HV 8 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 8 OUT。支持总线接口：General。
G3NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
G4LATCHINDigital_IO信号引脚 LATCHIN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI_DATA, SPI。支持总线接口：SPI。
G5HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
G6HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
G7HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
G9V NFDigital_IO信号引脚 V NF（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V NF。支持总线接口：General。
G11V NNDigital_IO信号引脚 V NN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V NN。支持总线接口：General。
H3NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
H4HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
H5HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
H6HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
H7HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J1HV 9 OUTDigital_IO信号引脚 HV 9 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 9 OUT。支持总线接口：General。
J3HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J4HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J5HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J6HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J7HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
J9V NNODigital_IO信号引脚 V NNO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：V NNO。支持总线接口：General。
J11FILNDigital_IO信号引脚 FILN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：FILN。支持总线接口：General。
L1HV 10 OUTDigital_IO信号引脚 HV 10 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 10 OUT。支持总线接口：General。
L3HV 11 OUTDigital_IO信号引脚 HV 11 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 11 OUT。支持总线接口：General。
L5HV 12 OUTDigital_IO信号引脚 HV 12 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 12 OUT。支持总线接口：General。
L7HV 13 OUTDigital_IO信号引脚 HV 13 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 13 OUT。支持总线接口：General。
L9HV 14 OUTDigital_IO信号引脚 HV 14 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 14 OUT。支持总线接口：General。
L11HV 15 OUTDigital_IO信号引脚 HV 15 OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：HV 15 OUT。支持总线接口：General。
探索器件库封装厂商上传