ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
HV53011-E/KVX (TFBGA-59(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV53011-E/KVX

MICROCHIPID: C3304495TFBGA-59(8x8) · 59 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · HV53011-E/KVX (TFBGA-59(8x8))A1HV 5 OUTA3HV 4 OUTA5HV 3 OUTA7HV 2 OUTA9HV 1 OUTA11HV 0 OUTC1HV 6 OUTC3VPPSENSEC4LATCHDC5SSC6SHDNC7V LLC9V PPOC11FILPD3HVGNDD4LATCHCD5SDID6ReservedD7V CCE1HV 7 OUTE3HVGNDE4LATCHBE5SDOE6HVGNDE7VSSE9V PFE11V PPF3VNNSENSEF4LATCHAF5SCKL11HV 15 OUTL9HV 14 OUTL7HV 13 OUTL5HV 12 OUTL3HV 11 OUTL1HV 10 OUTJ11FILNJ9V NNOJ7HVGNDJ6HVGNDJ5HVGNDJ4HVGNDJ3HVGNDJ1HV 9 OUTH7HVGNDH6HVGNDH5HVGNDH4HVGNDH3NCG11V NNG9V NFG7HVGNDG6HVGNDG5HVGNDG4LATCHING3NCG1HV 8 OUTF7HVGNDF6HVGNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2D-FOOTPRINT
A1A3A5A7A9A11C1C3C4C5C6C7C9C11D3D4D5D6D7E1E3E4E5E6E7E9E11F3F4F5F6F7G1G3G4G5G6G7G9G11H3H4H5H6H7J1J3J4J5J6J7J9J11L1L3L5L7L9L11E=8.00mm · Pitch e=0.65mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 8.00mm × 8.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (59/59)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A1HV 5 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 5 OUT (General)
A3HV 4 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 4 OUT (General)
A5HV 3 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 3 OUT (General)
A7HV 2 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 2 OUT (General)
A9HV 1 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 1 OUT (General)
A11HV 0 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 0 OUT (General)
C1HV 6 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 6 OUT (General)
C3VPPSENSEI/OMultiplex-I/O- & Peripherie-Pin VPPSENSE (General)
C4LATCHDI/OMultiplex-I/O- & Peripherie-Pin LATCHD (General)
C5SSI/OMultiplex-I/O- & Peripherie-Pin SS (SPI)
C6SHDNI/OMultiplex-I/O- & Peripherie-Pin SHDN (General)
C7V LLI/OMultiplex-I/O- & Peripherie-Pin V LL (General)
C9V PPOI/OMultiplex-I/O- & Peripherie-Pin V PPO (General)
C11FILPI/OMultiplex-I/O- & Peripherie-Pin FILP (General)
D3HVGNDGNDMasseanschluss (HVGND)
D4LATCHCI/OMultiplex-I/O- & Peripherie-Pin LATCHC (General)
D5SDII/OMultiplex-I/O- & Peripherie-Pin SDI (SPI)
D6ReservedI/OMultiplex-I/O- & Peripherie-Pin Reserved (General)
D7V CCI/OMultiplex-I/O- & Peripherie-Pin V CC (General)
E1HV 7 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 7 OUT (General)
E3HVGNDGNDMasseanschluss (HVGND)
E4LATCHBI/OMultiplex-I/O- & Peripherie-Pin LATCHB (General)
E5SDOI/OMultiplex-I/O- & Peripherie-Pin SDO (SPI)
E6HVGNDGNDMasseanschluss (HVGND)
E7VSSGNDMasseanschluss (VSS)
E9V PFI/OMultiplex-I/O- & Peripherie-Pin V PF (General)
E11V PPI/OMultiplex-I/O- & Peripherie-Pin V PP (General)
F3VNNSENSEI/OMultiplex-I/O- & Peripherie-Pin VNNSENSE (General)
F4LATCHAI/OMultiplex-I/O- & Peripherie-Pin LATCHA (General)
F5SCKI/OMultiplex-I/O- & Peripherie-Pin SCK (SPI)
F6HVGNDGNDMasseanschluss (HVGND)
F7HVGNDGNDMasseanschluss (HVGND)
G1HV 8 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 8 OUT (General)
G3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
G4LATCHINI/OMultiplex-I/O- & Peripherie-Pin LATCHIN (SPI)
G5HVGNDGNDMasseanschluss (HVGND)
G6HVGNDGNDMasseanschluss (HVGND)
G7HVGNDGNDMasseanschluss (HVGND)
G9V NFI/OMultiplex-I/O- & Peripherie-Pin V NF (General)
G11V NNI/OMultiplex-I/O- & Peripherie-Pin V NN (General)
H3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
H4HVGNDGNDMasseanschluss (HVGND)
H5HVGNDGNDMasseanschluss (HVGND)
H6HVGNDGNDMasseanschluss (HVGND)
H7HVGNDGNDMasseanschluss (HVGND)
J1HV 9 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 9 OUT (General)
J3HVGNDGNDMasseanschluss (HVGND)
J4HVGNDGNDMasseanschluss (HVGND)
J5HVGNDGNDMasseanschluss (HVGND)
J6HVGNDGNDMasseanschluss (HVGND)
J7HVGNDGNDMasseanschluss (HVGND)
J9V NNOI/OMultiplex-I/O- & Peripherie-Pin V NNO (General)
J11FILNI/OMultiplex-I/O- & Peripherie-Pin FILN (General)
L1HV 10 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 10 OUT (General)
L3HV 11 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 11 OUT (General)
L5HV 12 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 12 OUT (General)
L7HV 13 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 13 OUT (General)
L9HV 14 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 14 OUT (General)
L11HV 15 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 15 OUT (General)
PIN A1 HV 5 OUT
I/O
Multiplex-I/O- & Peripherie-Pin HV 5 OUT (General)
Designhinweis: High -Voltage Output 5
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: HV53011-E/KVX (MICROCHIP · TFBGA-59(8x8))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
HV53011-E/KVX (TFBGA-59(8x8)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
HV53011-E/KVX (TFBGA-59(8x8)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (59 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
HV53011-E/KVX (TFBGA-59(8x8)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
HV53011-E/KVX (TFBGA-59(8x8)) - 4. Gehäuseabmessungen (D×E×A)
TFBGA-59(8x8) · 8.00×8.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
HV53011-E/KVX (TFBGA-59(8x8)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (59 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
HV53011-E/KVX (TFBGA-59(8x8)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für HV53011
P1 · p01_fig01376×200px
HV53011-E/KVX (TFBGA-59(8x8)) — 16-Channel ±135V Push-Pull Driver with RTZ
16-Channel ±135V Push-Pull Driver with RTZ
P2 · p02_fig011595×1081px
HV53011-E/KVX (TFBGA-59(8x8)) — Typical Application Diagram
Typical Application Diagram
P2 · p02_fig01P2
HV53011-E/KVX (TFBGA-59(8x8)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011556×1592px
HV53011-E/KVX (TFBGA-59(8x8)) — HV53011
HV53011
P4 · p04_fig011263×1465px
HV53011-E/KVX (TFBGA-59(8x8)) — Block Diagram
Block Diagram
P23 · p23_fig01441×436px
HV53011-E/KVX (TFBGA-59(8x8)) — 59-Ball TFBGA (8x8x1.2 mm) Example
59-Ball TFBGA (8x8x1.2 mm) Example
P23 · p23_fig02441×436px
HV53011-E/KVX (TFBGA-59(8x8)) — 59-Ball TFBGA (8x8x1.2 mm) Example
59-Ball TFBGA (8x8x1.2 mm) Example
P23 · p23_fig01P23
HV53011-E/KVX (TFBGA-59(8x8)) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)

Elektrische Spezifikationen & Bauteildetails (HV53011-E/KVX)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:HV53011-E/KVX (TFBGA-59(8x8)) ist ein 59-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.00 × 8.00 × 1.20 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to 125°C Temperaturbereich und SPI Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to 125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.00 × 8.00 × 1.20 mm (A1=0.25 mm)
Gehäusefamilie: BGA (TFBGA-59(8x8))
Pinanzahl & RastermaßN / e
59 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol59 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint59 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TFBGA-59(8x8))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.00 × 8.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.30 mm
Pins / Gesamt-PadsTopology
59P / 59Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TFBGA-59(8x8)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — HV53011-E/KVX (TFBGA-59(8x8))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des HV53011-E/KVX (TFBGA-59(8x8))?

Das Bauteil HV53011-E/KVX von MICROCHIP im TFBGA-59(8x8)-Gehäuse besitzt 59 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: A1 (HV 5 OUT: Multiplex-I/O- & Peripherie-Pin HV 5 OUT (General)), A3 (HV 4 OUT: Multiplex-I/O- & Peripherie-Pin HV 4 OUT (General)), A5 (HV 3 OUT: Multiplex-I/O- & Peripherie-Pin HV 3 OUT (General)), A7 (HV 2 OUT: Multiplex-I/O- & Peripherie-Pin HV 2 OUT (General)), A9 (HV 1 OUT: Multiplex-I/O- & Peripherie-Pin HV 1 OUT (General)), A11 (HV 0 OUT: Multiplex-I/O- & Peripherie-Pin HV 0 OUT (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der HV53011-E/KVX?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des HV53011-E/KVX (TFBGA-59(8x8)) 8.00 × 8.00 mm bei einem Pitch e = 0.65 mm und 59 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für HV53011-E/KVX heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für HV53011-E/KVX (MICROCHIP, TFBGA-59(8x8)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (59 Pins) & HV53011 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A1HV 5 OUTDigital_IOSignalanschluss HV 5 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 5 OUT. Unterstützte Bus-Schnittstellen: General.
A3HV 4 OUTDigital_IOSignalanschluss HV 4 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 4 OUT. Unterstützte Bus-Schnittstellen: General.
A5HV 3 OUTDigital_IOSignalanschluss HV 3 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 3 OUT. Unterstützte Bus-Schnittstellen: General.
A7HV 2 OUTDigital_IOSignalanschluss HV 2 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 2 OUT. Unterstützte Bus-Schnittstellen: General.
A9HV 1 OUTDigital_IOSignalanschluss HV 1 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 1 OUT. Unterstützte Bus-Schnittstellen: General.
A11HV 0 OUTDigital_IOSignalanschluss HV 0 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 0 OUT. Unterstützte Bus-Schnittstellen: General.
C1HV 6 OUTDigital_IOSignalanschluss HV 6 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 6 OUT. Unterstützte Bus-Schnittstellen: General.
C3VPPSENSEDigital_IOSignalanschluss VPPSENSE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VPPSENSE. Unterstützte Bus-Schnittstellen: General.
C4LATCHDDigital_IOSignalanschluss LATCHD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LATCHD. Unterstützte Bus-Schnittstellen: General.
C5SSDigital_IOSignalanschluss SS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPICHIPSELECT. Unterstützte Bus-Schnittstellen: SPI.
C6SHDNDigital_IOSignalanschluss SHDN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SHDN. Unterstützte Bus-Schnittstellen: General.
C7V LLDigital_IOSignalanschluss V LL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V LL. Unterstützte Bus-Schnittstellen: General.
C9V PPODigital_IOSignalanschluss V PPO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V PPO. Unterstützte Bus-Schnittstellen: General.
C11FILPDigital_IOSignalanschluss FILP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FILP. Unterstützte Bus-Schnittstellen: General.
D3HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
D4LATCHCDigital_IOSignalanschluss LATCHC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LATCHC. Unterstützte Bus-Schnittstellen: General.
D5SDIDigital_IOSignalanschluss SDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPIDATAIN. Unterstützte Bus-Schnittstellen: SPI.
D6ReservedDigital_IOSignalanschluss Reserved (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Reserved. Unterstützte Bus-Schnittstellen: General.
D7V CCDigital_IOSignalanschluss V CC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V CC. Unterstützte Bus-Schnittstellen: General.
E1HV 7 OUTDigital_IOSignalanschluss HV 7 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 7 OUT. Unterstützte Bus-Schnittstellen: General.
E3HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
E4LATCHBDigital_IOSignalanschluss LATCHB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LATCHB. Unterstützte Bus-Schnittstellen: General.
E5SDODigital_IOSignalanschluss SDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPIDATAOUT. Unterstützte Bus-Schnittstellen: SPI.
E6HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
E7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
E9V PFDigital_IOSignalanschluss V PF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V PF. Unterstützte Bus-Schnittstellen: General.
E11V PPDigital_IOSignalanschluss V PP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V PP. Unterstützte Bus-Schnittstellen: General.
F3VNNSENSEDigital_IOSignalanschluss VNNSENSE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VNNSENSE. Unterstützte Bus-Schnittstellen: General.
F4LATCHADigital_IOSignalanschluss LATCHA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LATCHA. Unterstützte Bus-Schnittstellen: General.
F5SCKDigital_IOSignalanschluss SCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPICLOCK. Unterstützte Bus-Schnittstellen: SPI.
F6HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
F7HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
G1HV 8 OUTDigital_IOSignalanschluss HV 8 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 8 OUT. Unterstützte Bus-Schnittstellen: General.
G3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
G4LATCHINDigital_IOSignalanschluss LATCHIN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_DATA, SPI. Unterstützte Bus-Schnittstellen: SPI.
G5HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
G6HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
G7HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
G9V NFDigital_IOSignalanschluss V NF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V NF. Unterstützte Bus-Schnittstellen: General.
G11V NNDigital_IOSignalanschluss V NN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V NN. Unterstützte Bus-Schnittstellen: General.
H3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
H4HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
H5HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
H6HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
H7HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J1HV 9 OUTDigital_IOSignalanschluss HV 9 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 9 OUT. Unterstützte Bus-Schnittstellen: General.
J3HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J4HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J5HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J6HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J7HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
J9V NNODigital_IOSignalanschluss V NNO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: V NNO. Unterstützte Bus-Schnittstellen: General.
J11FILNDigital_IOSignalanschluss FILN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FILN. Unterstützte Bus-Schnittstellen: General.
L1HV 10 OUTDigital_IOSignalanschluss HV 10 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 10 OUT. Unterstützte Bus-Schnittstellen: General.
L3HV 11 OUTDigital_IOSignalanschluss HV 11 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 11 OUT. Unterstützte Bus-Schnittstellen: General.
L5HV 12 OUTDigital_IOSignalanschluss HV 12 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 12 OUT. Unterstützte Bus-Schnittstellen: General.
L7HV 13 OUTDigital_IOSignalanschluss HV 13 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 13 OUT. Unterstützte Bus-Schnittstellen: General.
L9HV 14 OUTDigital_IOSignalanschluss HV 14 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 14 OUT. Unterstützte Bus-Schnittstellen: General.
L11HV 15 OUTDigital_IOSignalanschluss HV 15 OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HV 15 OUT. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload