TSSOP-20 · 20P
同期ピン配置 (Symbol / 2D / 3D) (29/29)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | RSTI | I/O | マルチプレクスI/O・ペリフェラル端子 RSTI (General) |
| 2 | SEL | I/O | マルチプレクスI/O・ペリフェラル端子 SEL (SPI) |
| 3 | VCC | Power | 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic) |
| 4 | VCC | Power | 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic) |
| 5 | VDD | Power | 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic) |
| 6 | RXD | I/O | マルチプレクスI/O・ペリフェラル端子 RXD (UART) |
| 7 | TXD | I/O | マルチプレクスI/O・ペリフェラル端子 TXD (UART) |
| 8 | RXP | I/O | マルチプレクスI/O・ペリフェラル端子 RXP (General) |
| 9 | RXN | I/O | マルチプレクスI/O・ペリフェラル端子 RXN (General) |
| 10 | TXP | I/O | マルチプレクスI/O・ペリフェラル端子 TXP (General) |
| 11 | TXN | I/O | マルチプレクスI/O・ペリフェラル端子 TXN (General) |
| 12 | INT | I/O | マルチプレクスI/O・ペリフェラル端子 INT (General) |
| 13 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| 14 | ANT | I/O | マルチプレクスI/O・ペリフェラル端子 ANT (General) |
| 15 | LINK | I/O | マルチプレクスI/O・ペリフェラル端子 LINK (General) |
| 16 | RSTI | I/O | マルチプレクスI/O・ペリフェラル端子 RSTI (General) |
| 17 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| 18 | XO | I/O | マルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK) |
| 19 | XI | I/O | マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK) |
| 20 | VREF | Analog | マルチプレクスI/O・ペリフェラル端子 VREF (General) |
| 21 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| 22 | VCC | Power | 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic) |
| 23 | SEL | I/O | マルチプレクスI/O・ペリフェラル端子 SEL (SPI) |
| 24 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| 25 | SDO | I/O | マルチプレクスI/O・ペリフェラル端子 SDO (General) |
| 26 | SDI | I/O | マルチプレクスI/O・ペリフェラル端子 SDI (General) |
| 27 | SCK | I/O | マルチプレクスI/O・ペリフェラル端子 SCK (SPI) |
| 28 | CSS | I/O | マルチプレクスI/O・ペリフェラル端子 CSS (General) |
| 29 | EP | GND | 露出サーマルパッド・グラウンド (EP) |
PIN 1 RSTI
I/OマルチプレクスI/O・ペリフェラル端子 RSTI (General)
設計上の注意点: 外部复位输入 低电平有效 ，
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
QFN-28-EP(4x4) · 4.00×4.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH392 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P2 · p02_fig02パッケージ完全一致
P1 · p01_fig011746×1240px
P2 · p02_fig01578×598px
P2 · p02_fig01P2
P24 · p24_fig011166×1032px
P27 · p27_fig011513×1027px
P28 · p28_fig011516×1458px
P28 · p28_fig01P28
電気仕様 & 部品詳細スペック (CH392F)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:CH392F (QFN-28-EP(4x4)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28-EP(4x4))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル29 ピン自動バス分類
IPC-7351B フットプリント29 パッド · ピッチ 0.40mm
IPC-7525 60% はんだペースト開口EPAD 2.40×2.40mm メッシュ分割
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — CH392 (2)
QFN-28-EP(4x4) · 29P
機械寸法 & ランドパターン (QFN-28-EP(4x4))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-28-EP(4x4) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH392F (QFN-28-EP(4x4))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH392F (QFN-28-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH392F (QFN-28-EP(4x4) パッケージ) は全 29 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (RSTI: マルチプレクスI/O・ペリフェラル端子 RSTI (General)), 2 (SEL: マルチプレクスI/O・ペリフェラル端子 SEL (SPI)), 3 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 4 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 5 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 6 (RXD: マルチプレクスI/O・ペリフェラル端子 RXD (UART))。
CH392F の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH392F (QFN-28-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.40 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 2.40 × 2.40 mm、IPC-7525 60% 開口ペーストマスク付き）。
CH392F の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH392F (WCH, QFN-28-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (29 ピン) & CH392 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | RSTI | Digital_IO | 信号端子 RSTI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTI。対応バス/インターフェース: General。 |
| 2 | SEL | Digital_IO | 信号端子 SEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEL。対応バス/インターフェース: SPI。 |
| 3 | VCC | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。 |
| 4 | VCC | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。 |
| 5 | VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 6 | RXD | Digital_IO | 信号端子 RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。 |
| 7 | TXD | Digital_IO | 信号端子 TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。 |
| 8 | RXP | Digital_IO | 信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。 |
| 9 | RXN | Digital_IO | 信号端子 RXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXN。対応バス/インターフェース: General。 |
| 10 | TXP | Digital_IO | 信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。 |
| 11 | TXN | Digital_IO | 信号端子 TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。 |
| 12 | INT | Digital_IO | 信号端子 INT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT。対応バス/インターフェース: General。 |
| 13 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 14 | ANT | RF_50Ohm | 信号端子 ANT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ANT。対応バス/インターフェース: General。 |
| 15 | LINK | Digital_IO | 信号端子 LINK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LINK。対応バス/インターフェース: General。 |
| 16 | RSTI | Digital_IO | 信号端子 RSTI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTI。対応バス/インターフェース: General。 |
| 17 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 18 | XO | Digital_IO | 信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。 |
| 19 | XI | Digital_IO | 信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。 |
| 20 | VREF | Analog | 信号端子 VREF（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF。対応バス/インターフェース: General。 |
| 21 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 22 | VCC | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。 |
| 23 | SEL | Digital_IO | 信号端子 SEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEL。対応バス/インターフェース: SPI。 |
| 24 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 25 | SDO | Digital_IO | 信号端子 SDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDO。対応バス/インターフェース: General。 |
| 26 | SDI | Digital_IO | 信号端子 SDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDI。対応バス/インターフェース: General。 |
| 27 | SCK | Digital_IO | 信号端子 SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。 |
| 28 | CSS | Digital_IO | 信号端子 CSS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CSS。対応バス/インターフェース: General。 |
| 29 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |