機械寸法 & ランドパターン (QFN-24-EP(4x4))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
25P / 25Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-24-EP(4x4) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH9102F (QFN-24-EP(4x4))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH9102F (QFN-24-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH9102F (QFN-24-EP(4x4) パッケージ) は全 25 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 3.3V to 5V です。主なピン：1 (RI: マルチプレクスI/O・ペリフェラル端子 RI (UART)), 2 (GND: グラウンド基準端子 (GND)), 3 (UD+: マルチプレクスI/O・ペリフェラル端子 UD+ (USB)), 4 (UD-: マルチプレクスI/O・ペリフェラル端子 UD- (USB)), 5 (VIO: マルチプレクスI/O・ペリフェラル端子 VIO (General)), 6 (V3: 安定化電源出力 (V3 — 3.3V to 5V))。
CH9102F の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9102F (QFN-24-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 25 パッドで構成されています（中央放熱パッド EPAD 2.50 × 2.50 mm、IPC-7525 60% 開口ペーストマスク付き）。
CH9102F の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9102F (WCH, QFN-24-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (25 ピン) & CH9102 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | RI | Digital_IO | 信号端子 RI（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: RI。対応バス/インターフェース: UART。 |
| 2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 3 | UD+ | Digital_IO | 信号端子 UD+（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: UD+。対応バス/インターフェース: USB。 |
| 4 | UD- | Digital_IO | 信号端子 UD-（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: UD-。対応バス/インターフェース: USB。 |
| 5 | VIO | Digital_IO | 信号端子 VIO（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: VIO。対応バス/インターフェース: General。 |
| 6 | V3 | Power_Out | 3.3V to 5V 電源ドメインで動作する安定化出力端子 (V3、最大定格: 5.0V) です。 |
| 7 | VDD5 | Power_In | 3.3V to 5V 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.0V) です。 |
| 8 | VBUS | Power_In | 3.3V to 5V 電源ドメインで動作する正電源入力端子 (VBUS、最大定格: 5.0V) です。 |
| 9 | RST# | Digital_IO | 信号端子 RST#（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。 |
| 10 | ACT# | Digital_IO | 信号端子 ACT#（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: ACT#。対応バス/インターフェース: General。 |
| 11 | WAKEUP/GPIO3 | Digital_IO | 信号端子 WAKEUP/GPIO3（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: GPIO3。対応バス/インターフェース: General。 |
| 12 | TNOW/GPIO2 | Digital_IO | 信号端子 TNOW/GPIO2（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。 |
| 13 | RXS/GPIO1 | Digital_IO | 信号端子 RXS/GPIO1（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: GPIO1。対応バス/インターフェース: General。 |
| 14 | TXS/GPIO0 | Digital_IO | 信号端子 TXS/GPIO0（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: GPIO0。対応バス/インターフェース: General。 |
| 15 | SUSPEND# | Digital_IO | 信号端子 SUSPEND#（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: SUSPEND#。対応バス/インターフェース: USB。 |
| 16 | GPIO4 | Digital_IO | 信号端子 GPIO4（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: GPIO4。対応バス/インターフェース: General。 |
| 17 | SUSPEND | Digital_IO | 信号端子 SUSPEND（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: SUSPEND。対応バス/インターフェース: General。 |
| 18 | CTS | Digital_IO | 信号端子 CTS（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: CTS。対応バス/インターフェース: UART。 |
| 19 | RTS | Digital_IO | 信号端子 RTS（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: RTS。対応バス/インターフェース: UART。 |
| 20 | RXD | Digital_IO | 信号端子 RXD（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。 |
| 21 | TXD | Digital_IO | 信号端子 TXD（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。 |
| 22 | DSR | Digital_IO | 信号端子 DSR（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: DSR。対応バス/インターフェース: UART。 |
| 23 | DTR | Digital_IO | 信号端子 DTR（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: DTR。対応バス/インターフェース: UART。 |
| 24 | DCD | Digital_IO | 信号端子 DCD（方向: I/O、電圧域: 3.3V to 5V）。多重化オルタネート機能: DCD。対応バス/インターフェース: UART。 |
| 25 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |