ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH9102F (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9102F

WCHID: C2858418QFN-24-EP(4x4) · 25 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH9102F (QFN-24-EP(4x4))1RI2GND3UD+4UD-5VIO6V37VDD58VBUS9RST#10ACT#11WAKEUP/GPIO312TNOW/GPIO213RXS/GPIO125EP24DCD23DTR22DSR21TXD20RXD19RTS18CTS17SUSPEND16GPIO415SUSPEND#14TXS/GPIO0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (25/25)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1RII/OMultiplex-I/O- & Peripherie-Pin RI (UART)
2GNDGNDMasseanschluss (GND)
3UD+I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
4UD-I/OMultiplex-I/O- & Peripherie-Pin UD- (USB)
5VIOI/OMultiplex-I/O- & Peripherie-Pin VIO (General)
6V3PowerGeregelter Spannungsausgang (V3 — 3.3V to 5V)
7VDD5PowerVersorgungsspannungseingang (VDD5 — 3.3V to 5V)
8VBUSPowerVersorgungsspannungseingang (VBUS — 3.3V to 5V)
9RST#I/OMultiplex-I/O- & Peripherie-Pin RST# (General)
10ACT#I/OMultiplex-I/O- & Peripherie-Pin ACT# (General)
11WAKEUP/GPIO3I/OMultiplex-I/O- & Peripherie-Pin WAKEUP/GPIO3 (General)
12TNOW/GPIO2I/OMultiplex-I/O- & Peripherie-Pin TNOW/GPIO2 (General)
13RXS/GPIO1I/OMultiplex-I/O- & Peripherie-Pin RXS/GPIO1 (General)
14TXS/GPIO0I/OMultiplex-I/O- & Peripherie-Pin TXS/GPIO0 (General)
15SUSPEND#I/OMultiplex-I/O- & Peripherie-Pin SUSPEND# (USB)
16GPIO4I/OMultiplex-I/O- & Peripherie-Pin GPIO4 (General)
17SUSPENDI/OMultiplex-I/O- & Peripherie-Pin SUSPEND (General)
18CTSI/OMultiplex-I/O- & Peripherie-Pin CTS (UART)
19RTSI/OMultiplex-I/O- & Peripherie-Pin RTS (UART)
20RXDI/OMultiplex-I/O- & Peripherie-Pin RXD (UART)
21TXDI/OMultiplex-I/O- & Peripherie-Pin TXD (UART)
22DSRI/OMultiplex-I/O- & Peripherie-Pin DSR (UART)
23DTRI/OMultiplex-I/O- & Peripherie-Pin DTR (UART)
24DCDI/OMultiplex-I/O- & Peripherie-Pin DCD (UART)
25EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 RI
I/O
Multiplex-I/O- & Peripherie-Pin RI (UART)
Designhinweis: MODEM hardware flow-control handshake input signal (active-low: CTS# / DSR# / RI# / DCD#).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH9102F (WCH · QFN-24-EP(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH9102F (QFN-24-EP(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH9102F (QFN-24-EP(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (25 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH9102F (QFN-24-EP(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH9102F (QFN-24-EP(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH9102F (QFN-24-EP(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (25 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH9102F (QFN-24-EP(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH9102
P2 · p02_fig02EXAKTES GEHÄUSE
CH9102F (QFN-24-EP(4x4)) — 封装形式 塑体尺寸 引脚节距 封装说明 订货型号 QFN24 4*4mm 0.5mm 19.7mil 四边无引线24 脚 CH9102F QFN28X5 5*5mm 0.5mm 19.7mil 四边无引线28 脚 CH9102X 注：CH9102F 和CH9102X 的底板是0#引脚GND，是可选但建议的连接；其它GND 是必要连接。
封装形式 塑体尺寸 引脚节距 封装说明 订货型号 QFN24 4*4mm 0.5mm 19.7mil 四边无引线24 脚 CH9102F QFN28X5 5*5mm 0.5mm 19.7mil 四边无引线28 脚 CH9102X 注：CH9102F 和CH9102X 的底板是0#引脚GND，是可选但建议的连接；其它GND 是必要连接。
P1 · p01_fig011463×442px
CH9102F (QFN-24-EP(4x4)) — 图1-1 系统框图 2、特点
图1-1 系统框图 2、特点
P2 · p02_fig01672×654px
CH9102F (QFN-24-EP(4x4)) — 3、引脚排列
3、引脚排列
P2 · p02_fig02P2
CH9102F (QFN-24-EP(4x4)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P8 · p08_fig01993×1113px
CH9102F (QFN-24-EP(4x4)) — 图8-1 由CH9102F 实现的USB 转TTL 串口的参考电路图
图8-1 由CH9102F 实现的USB 转TTL 串口的参考电路图
P8 · p08_fig01P8
CH9102F (QFN-24-EP(4x4)) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)
P9 · p09_fig01899×663px
CH9102F (QFN-24-EP(4x4)) — 图8-2 USB 转9 线RS232 串口的参考电路图 8.3 USB 转RS485
图8-2 USB 转9 线RS232 串口的参考电路图 8.3 USB 转RS485
P9 · p09_fig02815×367px
CH9102F (QFN-24-EP(4x4)) — 图8-3 USB 转RS485 的参考电路图
图8-3 USB 转RS485 的参考电路图

Elektrische Spezifikationen & Bauteildetails (CH9102F)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH9102F (QFN-24-EP(4x4)) ist ein 24-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.3V to 5V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-24-EP(4x4))
Pinanzahl & RastermaßN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol25 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint25 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.50×2.50mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-24-EP(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
25P / 25Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-24-EP(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH9102F (QFN-24-EP(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9102F (QFN-24-EP(4x4))?

Das Bauteil CH9102F von WCH im QFN-24-EP(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 3.3V to 5V. Wichtige Pins: 1 (RI: Multiplex-I/O- & Peripherie-Pin RI (UART)), 2 (GND: Masseanschluss (GND)), 3 (UD+: Multiplex-I/O- & Peripherie-Pin UD+ (USB)), 4 (UD-: Multiplex-I/O- & Peripherie-Pin UD- (USB)), 5 (VIO: Multiplex-I/O- & Peripherie-Pin VIO (General)), 6 (V3: Geregelter Spannungsausgang (V3 — 3.3V to 5V)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9102F?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9102F (QFN-24-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.50 × 2.50 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9102F heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9102F (WCH, QFN-24-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (25 Pins) & CH9102 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1RIDigital_IOSignalanschluss RI (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RI. Unterstützte Bus-Schnittstellen: UART.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3UD+Digital_IOSignalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB.
4UD-Digital_IOSignalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB.
5VIODigital_IOSignalanschluss VIO (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General.
6V3Power_OutGeregelter Leistungsausgang (V3) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
7VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
8VBUSPower_InPositiver Versorgungseingang (VBUS) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
9RST#Digital_IOSignalanschluss RST# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RST#. Unterstützte Bus-Schnittstellen: General.
10ACT#Digital_IOSignalanschluss ACT# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: ACT#. Unterstützte Bus-Schnittstellen: General.
11WAKEUP/GPIO3Digital_IOSignalanschluss WAKEUP/GPIO3 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: GPIO3. Unterstützte Bus-Schnittstellen: General.
12TNOW/GPIO2Digital_IOSignalanschluss TNOW/GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: GPIO2. Unterstützte Bus-Schnittstellen: General.
13RXS/GPIO1Digital_IOSignalanschluss RXS/GPIO1 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: GPIO1. Unterstützte Bus-Schnittstellen: General.
14TXS/GPIO0Digital_IOSignalanschluss TXS/GPIO0 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: GPIO0. Unterstützte Bus-Schnittstellen: General.
15SUSPEND#Digital_IOSignalanschluss SUSPEND# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: SUSPEND#. Unterstützte Bus-Schnittstellen: USB.
16GPIO4Digital_IOSignalanschluss GPIO4 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: GPIO4. Unterstützte Bus-Schnittstellen: General.
17SUSPENDDigital_IOSignalanschluss SUSPEND (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: SUSPEND. Unterstützte Bus-Schnittstellen: General.
18CTSDigital_IOSignalanschluss CTS (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: CTS. Unterstützte Bus-Schnittstellen: UART.
19RTSDigital_IOSignalanschluss RTS (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RTS. Unterstützte Bus-Schnittstellen: UART.
20RXDDigital_IOSignalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART.
21TXDDigital_IOSignalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART.
22DSRDigital_IOSignalanschluss DSR (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DSR. Unterstützte Bus-Schnittstellen: UART.
23DTRDigital_IOSignalanschluss DTR (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DTR. Unterstützte Bus-Schnittstellen: UART.
24DCDDigital_IOSignalanschluss DCD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DCD. Unterstützte Bus-Schnittstellen: UART.
25EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload