![CH342K (ESSOP-10-150mil) — Package Width of Plastic Pitch of Pin Instruction of Package Ordering Information [QFN-24-EP(4x4)]](/api/v1/assets/C2841530/extracted/pinout_diagram.png)
ESSOP-10-150mil · 11P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (11/11)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | UD+ | I/O | Multiplex-I/O- & Peripherie-Pin UD+ (USB) |
| 2 | UD- | I/O | Multiplex-I/O- & Peripherie-Pin UD- (USB) |
| 3 | GND | GND | Masseanschluss (GND) |
| 4 | VDD5 | Power | Versorgungsspannungseingang (VDD5 — 3.3V to 5V) |
| 5 | TXD1 | I/O | Multiplex-I/O- & Peripherie-Pin TXD1 (UART) |
| 6 | RXD1 | I/O | Multiplex-I/O- & Peripherie-Pin RXD1 (UART) |
| 7 | VIO | I/O | Multiplex-I/O- & Peripherie-Pin VIO (General) |
| 8 | TXD0 | I/O | Multiplex-I/O- & Peripherie-Pin TXD0 (UART) |
| 9 | RXD0 | I/O | Multiplex-I/O- & Peripherie-Pin RXD0 (UART) |
| 10 | V3 | Power | Geregelter Spannungsausgang (V3 — 3.3V to 5V) |
| 11 | GND | GND | Masseanschluss (GND) |
PIN 1 UD+
I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
Designhinweis: Signal terminal UD+ (I/O, 3.3V to 5V domain). Multiplexed alternate functions: UD+. Supported peripheral buses: USB.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 10 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (11 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ESSOP-10-150mil · 3.90×4.90mm · Raster 1.00mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (11 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für CH342
P1 · p01_fig02EXAKTES GEHÄUSE
P1 · p01_fig011680×557px
P1 · p01_fig02P1
P5 · p05_fig011706×1764px
P6 · p06_fig011725×1314px
P6 · p06_fig01P6
P7 · p07_fig01809×986px
P7 · p07_fig02899×663px
P7 · p07_fig031095×261px
P2 · p02_fig01EXAKTES GEHÄUSE
Elektrische Spezifikationen & Bauteildetails (CH342K)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH342K (ESSOP-10-150mil) ist ein 10-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.90 × 3.90 × 1.10 mm (Pin-Raster e = 1.00 mm). Ausgelegt für 3.3V to 5V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.90 × 3.90 × 1.10 mm (A1=0.05 mm)
Gehäusefamilie: TSSOP (ESSOP-10-150mil)
Pinanzahl & RastermaßN / e
10 Pins | Pitch e = 1.00 mm (39.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol11 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint11 Pads · Raster 1.00mm
IPC-7525 60% LotpastenfensterEPAD 2.30×3.00mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH342 (2)
QFN-24-EP(4x4) · 25P
Mechanische Abmessungen & Land Pattern (ESSOP-10-150mil)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
4.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=1.00mm
Pad-Abmessungen (W × L)Level B
0.45 × 1.50 mm
Pins / Gesamt-PadsTopology
11P / 11Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung ESSOP-10-150mil | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH342K (ESSOP-10-150mil)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH342K (ESSOP-10-150mil)?
Das Bauteil CH342K von WCH im ESSOP-10-150mil-Gehäuse besitzt 11 Pins mit einem Rastermaß (Pitch) von 1.00 mm und einem Betriebsspannungsbereich VCC von 3.3V to 5V. Wichtige Pins: 1 (UD+: Multiplex-I/O- & Peripherie-Pin UD+ (USB)), 2 (UD-: Multiplex-I/O- & Peripherie-Pin UD- (USB)), 3 (GND: Masseanschluss (GND)), 4 (VDD5: Versorgungsspannungseingang (VDD5 — 3.3V to 5V)), 5 (TXD1: Multiplex-I/O- & Peripherie-Pin TXD1 (UART)), 6 (RXD1: Multiplex-I/O- & Peripherie-Pin RXD1 (UART)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH342K?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH342K (ESSOP-10-150mil) 3.90 × 4.90 mm bei einem Pitch e = 1.00 mm und 11 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.30 × 3.00 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH342K heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH342K (WCH, ESSOP-10-150mil) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (11 Pins) & CH342 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | UD+ | Digital_IO | Signalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB. |
| 2 | UD- | Digital_IO | Signalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB. |
| 3 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 4 | VDD5 | Power_In | Positiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V to 5V (Max. 5.0V). |
| 5 | TXD1 | Digital_IO | Signalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART. |
| 6 | RXD1 | Digital_IO | Signalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART. |
| 7 | VIO | Digital_IO | Signalanschluss VIO (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General. |
| 8 | TXD0 | Digital_IO | Signalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART. |
| 9 | RXD0 | Digital_IO | Signalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART. |
| 10 | V3 | Power_Out | Geregelter Leistungsausgang (V3) im Spannungsbereich 3.3V to 5V (Max. 5.0V). |
| 11 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |