ChipDocs.org
⌘K
2284 部品PDFアップロード
MPU-6050 (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MPU-6050

TDK InvenSenseID: C24112QFN-24-EP(4x4) · 25 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MPU-6050 (QFN-24-EP(4x4))1CLKIN2NC3NC4NC5NC6AUX_DA7AUX_CL8VLOGIC9AD010REGOUT11FSYNC12INT13VDD25EP24SDA23SCL22RESV21RESV20CPOUT19RESV18GND17NC16NC15NC14NCGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2Dフットプリント
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (25/25)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1CLKINI/OマルチプレクスI/O・ペリフェラル端子 CLKIN (General)
2NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
5NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
6AUX_DAI/OマルチプレクスI/O・ペリフェラル端子 AUX_DA (General)
7AUX_CLI/OマルチプレクスI/O・ペリフェラル端子 AUX_CL (General)
8VLOGICI/OマルチプレクスI/O・ペリフェラル端子 VLOGIC (General)
9AD0I/OマルチプレクスI/O・ペリフェラル端子 AD0 (General)
10REGOUTI/OマルチプレクスI/O・ペリフェラル端子 REGOUT (General)
11FSYNCI/OマルチプレクスI/O・ペリフェラル端子 FSYNC (General)
12INTI/OマルチプレクスI/O・ペリフェラル端子 INT (General)
13VDDPower電源供給入力 (VDD — 2.375V-3.46V)
14NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
15NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
17NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
18GNDGNDグラウンド基準端子 (GND)
19RESVI/OマルチプレクスI/O・ペリフェラル端子 RESV (General)
20CPOUTI/OマルチプレクスI/O・ペリフェラル端子 CPOUT (General)
21RESVI/OマルチプレクスI/O・ペリフェラル端子 RESV (General)
22RESVI/OマルチプレクスI/O・ペリフェラル端子 RESV (General)
23SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
24SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
25EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 CLKIN
I/O
マルチプレクスI/O・ペリフェラル端子 CLKIN (General)
設計上の注意点: Signal terminal CLKIN (I/O, 2.375V-3.46V domain). Multiplexed alternate functions: CLKIN. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MPU-6050 (TDK InvenSense · QFN-24-EP(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MPU-6050 (QFN-24-EP(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MPU-6050 (QFN-24-EP(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (25ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MPU-6050 (QFN-24-EP(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MPU-6050 (QFN-24-EP(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MPU-6050 (QFN-24-EP(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (25 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MPU-6050 (QFN-24-EP(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
MPU シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P21 · p21_fig011929×1385px
MPU-6050 (QFN-24-EP(4x4)) — 21 of 52
21 of 52
P21 · p21_fig021774×1216px
MPU-6050 (QFN-24-EP(4x4)) — QFN Package 24-pin, 4mm x 4mm x 0.9mm Orientation of Axes of Sensitivity and
QFN Package 24-pin, 4mm x 4mm x 0.9mm Orientation of Axes of Sensitivity and
P41 · p41_fig012683×1188px
MPU-6050 (QFN-24-EP(4x4)) — On 4 corners - lead dimensions
On 4 corners - lead dimensions
P41 · p41_fig02755×753px
MPU-6050 (QFN-24-EP(4x4)) — D D2
D D2
P41 · p41_fig01P41
MPU-6050 (QFN-24-EP(4x4)) — Datasheet Page 41 (p41_fig01)
Datasheet Page 41 (p41_fig01)
P42 · p42_fig011791×1351px
MPU-6050 (QFN-24-EP(4x4)) — PCB Layout Diagram
PCB Layout Diagram
P42 · p42_fig01P42
MPU-6050 (QFN-24-EP(4x4)) — Datasheet Page 42 (p42_fig01)
Datasheet Page 42 (p42_fig01)

電気仕様 & 部品詳細スペック (MPU-6050)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MPU-6050 (QFN-24-EP(4x4)) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.375V-3.46V、動作温度範囲 -40°C to +85°C、SPI, I2C, ADC インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.375V-3.46V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
100kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.90 mm (A1=0.04 mm)
パッケージ系列: QFN (QFN-24-EP(4x4))
ピン数・リードピッチN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, I2C, ADC
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル25 ピン自動バス分類
OK
IPC-7351B フットプリント25 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.70×2.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-24-EP(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.50mm
パッド寸法 (W × L)Level B
0.29 × 0.75 mm
ピン数 / 総パッド数Topology
25P / 25Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-24-EP(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MPU-6050 (QFN-24-EP(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MPU-6050 (QFN-24-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

TDK InvenSense 製 MPU-6050 (QFN-24-EP(4x4) パッケージ) は全 25 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.375V-3.46V です。主なピン：1 (CLKIN: マルチプレクスI/O・ペリフェラル端子 CLKIN (General)), 2 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 5 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 6 (AUX_DA: マルチプレクスI/O・ペリフェラル端子 AUX_DA (General))。

MPU-6050 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MPU-6050 (QFN-24-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 25 パッドで構成されています（中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

MPU-6050 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MPU-6050 (TDK InvenSense, QFN-24-EP(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (25 ピン) & MPU シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1CLKINDigital_IO信号端子 CLKIN（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: CLKIN。対応バス/インターフェース: General。
2NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
3NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
5NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
6AUX_DADigital_IO信号端子 AUX_DA（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: AUX_DA。対応バス/インターフェース: General。
7AUX_CLDigital_IO信号端子 AUX_CL（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: AUX_CL。対応バス/インターフェース: General。
8VLOGICDigital_IO信号端子 VLOGIC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: VLOGIC。対応バス/インターフェース: General。
9AD0Digital_IO信号端子 AD0（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: AD0。対応バス/インターフェース: General。
10REGOUTDigital_IO信号端子 REGOUT（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: REGOUT。対応バス/インターフェース: General。
11FSYNCDigital_IO信号端子 FSYNC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: FSYNC。対応バス/インターフェース: General。
12INTDigital_IO信号端子 INT（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: INT。対応バス/インターフェース: General。
13VDDPower_In2.375V-3.46V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.46V) です。
14NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
15NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
16NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
17NCDigital_IO信号端子 NC（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
19RESVDigital_IO信号端子 RESV（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: RESV。対応バス/インターフェース: General。
20CPOUTDigital_IO信号端子 CPOUT（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: CPOUT。対応バス/インターフェース: General。
21RESVDigital_IO信号端子 RESV（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: RESV。対応バス/インターフェース: General。
22RESVDigital_IO信号端子 RESV（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: RESV。対応バス/インターフェース: General。
23SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
24SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 2.375V-3.46V）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
25EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード