CH32L103F8U6 (QFN-20-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32L103F8U6

WCHID: C22467836QFN-20-EP(3x3) · 21 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH32L103F8U6 (QFN-20-EP(3x3))1PA0/WKUP/ADC2PA1/ADC13PA2/ADC24PA3/ADC35PA4/ADC46PA5/ADC57PA7/ADC78PB0/ADC89PB1/ADC9/PB110PB1111PB6/CC1/PB1321VSS20PA6/ADC619VDD18PA10/T1CH3/P17PA13/SWDIO/P16PA14/SWCLK/P15PA9/T1CH214PA8/T1CH113PB15/T1CH3N12PB14/T1CH2NGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (21/21)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PA0/WKUP/ADC0I/OマルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0 (ADC)
2PA1/ADC1I/OマルチプレクスI/O・ペリフェラル端子 PA1/ADC1 (ADC)
3PA2/ADC2I/OマルチプレクスI/O・ペリフェラル端子 PA2/ADC2 (ADC)
4PA3/ADC3I/OマルチプレクスI/O・ペリフェラル端子 PA3/ADC3 (ADC)
5PA4/ADC4I/OマルチプレクスI/O・ペリフェラル端子 PA4/ADC4 (ADC)
6PA5/ADC5I/OマルチプレクスI/O・ペリフェラル端子 PA5/ADC5 (ADC)
7PA7/ADC7I/OマルチプレクスI/O・ペリフェラル端子 PA7/ADC7 (ADC)
8PB0/ADC8I/OマルチプレクスI/O・ペリフェラル端子 PB0/ADC8 (ADC)
9PB1/ADC9/PB10I/OマルチプレクスI/O・ペリフェラル端子 PB1/ADC9/PB10 (ADC)
10PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
11PB6/CC1/PB13/T1CH1NI/OマルチプレクスI/O・ペリフェラル端子 PB6/CC1/PB13/T1CH1N (General)
12PB14/T1CH2NI/OマルチプレクスI/O・ペリフェラル端子 PB14/T1CH2N (General)
13PB15/T1CH3NI/OマルチプレクスI/O・ペリフェラル端子 PB15/T1CH3N (General)
14PA8/T1CH1I/OマルチプレクスI/O・ペリフェラル端子 PA8/T1CH1 (General)
15PA9/T1CH2I/OマルチプレクスI/O・ペリフェラル端子 PA9/T1CH2 (General)
16PA14/SWCLK/PA12/UDPI/OマルチプレクスI/O・ペリフェラル端子 PA14/SWCLK/PA12/UDP (SWD/JTAG)
17PA13/SWDIO/PA11/UDMI/OマルチプレクスI/O・ペリフェラル端子 PA13/SWDIO/PA11/UDM (SWD/JTAG)
18PA10/T1CH3/PB7/CC2I/OマルチプレクスI/O・ペリフェラル端子 PA10/T1CH3/PB7/CC2 (General)
19VDDPower電源供給入力 (VDD — 1.8V~3.6V)
20PA6/ADC6I/OマルチプレクスI/O・ペリフェラル端子 PA6/ADC6 (ADC)
21VSSGNDグラウンド基準端子 (VSS)
PIN 1 PA0/WKUP/ADC0
I/O
マルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0 (ADC)
設計上の注意点: Signal terminal PA0/WKUP/ADC0 (I/O, 1.8V~3.6V domain). Multiplexed alternate functions: PA0/WKUP/ADC0. Supported peripheral buses: ADC.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH32L103F8U6 (WCH · QFN-20-EP(3x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH32L103F8U6 (QFN-20-EP(3x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH32L103F8U6 (QFN-20-EP(3x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (21ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH32L103F8U6 (QFN-20-EP(3x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH32L103F8U6 (QFN-20-EP(3x3)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-20-EP(3x3) · 3.00×3.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH32L103F8U6 (QFN-20-EP(3x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (21 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH32L103F8U6 (QFN-20-EP(3x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH32L103 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P13 · p13_fig011239×2201px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 11
V2.1 11
P13 · p13_fig01P13
CH32L103F8U6 (QFN-20-EP(3x3)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011138×751px
CH32L103F8U6 (QFN-20-EP(3x3)) — T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
P16 · p16_fig011770×2440px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 14
V2.1 14
P37 · p37_fig011961×1379px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 35
V2.1 35
P54 · p54_fig01PDF 内の全パッケージ
CH32L103F8U6 (QFN-20-EP(3x3)) — CH32L103/M103 数据手册 https://wch.cn
CH32L103/M103 数据手册 https://wch.cn

電気仕様 & 部品詳細スペック (CH32L103F8U6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH32L103F8U6 (QFN-20-EP(3x3)) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V~3.6V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, PWM, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V~3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
25MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-20-EP(3x3))
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル21 ピン自動バス分類
OK
IPC-7351B フットプリント21 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.90×1.90mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-20-EP(3x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
21P / 21Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-20-EP(3x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32L103F8U6 (QFN-20-EP(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH32L103F8U6 (QFN-20-EP(3x3)) のピン配置 (Pinout) および電源電圧仕様は?

WCH 製 CH32L103F8U6 (QFN-20-EP(3x3) パッケージ) は全 21 ピン構成で、ピンピッチは 0.40 mm、動作電源電圧範囲 VCC は 1.8V~3.6V です。主なピン:1 (PA0/WKUP/ADC0: マルチプレクスI/O・ペリフェラル端子 PA0/WKUP/ADC0 (ADC)), 2 (PA1/ADC1: マルチプレクスI/O・ペリフェラル端子 PA1/ADC1 (ADC)), 3 (PA2/ADC2: マルチプレクスI/O・ペリフェラル端子 PA2/ADC2 (ADC)), 4 (PA3/ADC3: マルチプレクスI/O・ペリフェラル端子 PA3/ADC3 (ADC)), 5 (PA4/ADC4: マルチプレクスI/O・ペリフェラル端子 PA4/ADC4 (ADC)), 6 (PA5/ADC5: マルチプレクスI/O・ペリフェラル端子 PA5/ADC5 (ADC))。

CH32L103F8U6 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32L103F8U6 (QFN-20-EP(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.40 mm、合計 21 パッドで構成されています(中央放熱パッド EPAD 1.90 × 1.90 mm、IPC-7525 60% 開口ペーストマスク付き)。

CH32L103F8U6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32L103F8U6 (WCH, QFN-20-EP(3x3)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (21 ピン) & CH32L103 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PA0/WKUP/ADC0Analog信号端子 PA0/WKUP/ADC0(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA0/WKUP/ADC0。対応バス/インターフェース: ADC。
2PA1/ADC1Analog信号端子 PA1/ADC1(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA1/ADC1。対応バス/インターフェース: ADC。
3PA2/ADC2Analog信号端子 PA2/ADC2(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA2/ADC2。対応バス/インターフェース: ADC。
4PA3/ADC3Analog信号端子 PA3/ADC3(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA3/ADC3。対応バス/インターフェース: ADC。
5PA4/ADC4Analog信号端子 PA4/ADC4(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA4/ADC4。対応バス/インターフェース: ADC。
6PA5/ADC5Analog信号端子 PA5/ADC5(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA5/ADC5。対応バス/インターフェース: ADC。
7PA7/ADC7Analog信号端子 PA7/ADC7(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA7/ADC7。対応バス/インターフェース: ADC。
8PB0/ADC8Analog信号端子 PB0/ADC8(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB0/ADC8。対応バス/インターフェース: ADC。
9PB1/ADC9/PB10Analog信号端子 PB1/ADC9/PB10(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB1/ADC9/PB10。対応バス/インターフェース: ADC。
10PB11Digital_IO信号端子 PB11(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
11PB6/CC1/PB13/T1CH1NDigital_IO信号端子 PB6/CC1/PB13/T1CH1N(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB6/CC1/PB13/T1CH1N。対応バス/インターフェース: General。
12PB14/T1CH2NDigital_IO信号端子 PB14/T1CH2N(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB14/T1CH2N。対応バス/インターフェース: General。
13PB15/T1CH3NDigital_IO信号端子 PB15/T1CH3N(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PB15/T1CH3N。対応バス/インターフェース: General。
14PA8/T1CH1Digital_IO信号端子 PA8/T1CH1(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA8/T1CH1。対応バス/インターフェース: General。
15PA9/T1CH2Digital_IO信号端子 PA9/T1CH2(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA9/T1CH2。対応バス/インターフェース: General。
16PA14/SWCLK/PA12/UDPDigital_IO信号端子 PA14/SWCLK/PA12/UDP(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA14/SWCLK/PA12/UDP。対応バス/インターフェース: SWD/JTAG。
17PA13/SWDIO/PA11/UDMDigital_IO信号端子 PA13/SWDIO/PA11/UDM(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA13/SWDIO/PA11/UDM。対応バス/インターフェース: SWD/JTAG。
18PA10/T1CH3/PB7/CC2Digital_IO信号端子 PA10/T1CH3/PB7/CC2(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA10/T1CH3/PB7/CC2。対応バス/インターフェース: General。
19VDDPower_In1.8V~3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
20PA6/ADC6Analog信号端子 PA6/ADC6(方向: I/O、電圧域: 1.8V~3.6V)。多重化オルタネート機能: PA6/ADC6。対応バス/インターフェース: ADC。
21VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。