ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH32L103F8U6 (QFN-20-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32L103F8U6

WCHID: C22467836QFN-20-EP(3x3) · 21 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH32L103F8U6 (QFN-20-EP(3x3))1PA0/WKUP/ADC2PA1/ADC13PA2/ADC24PA3/ADC35PA4/ADC46PA5/ADC57PA7/ADC78PB0/ADC89PB1/ADC9/PB110PB1111PB6/CC1/PB1321VSS20PA6/ADC619VDD18PA10/T1CH3/P17PA13/SWDIO/P16PA14/SWCLK/P15PA9/T1CH214PA8/T1CH113PB15/T1CH3N12PB14/T1CH2NGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA0/WKUP/ADC0I/OMultiplex-I/O- & Peripherie-Pin PA0/WKUP/ADC0 (ADC)
2PA1/ADC1I/OMultiplex-I/O- & Peripherie-Pin PA1/ADC1 (ADC)
3PA2/ADC2I/OMultiplex-I/O- & Peripherie-Pin PA2/ADC2 (ADC)
4PA3/ADC3I/OMultiplex-I/O- & Peripherie-Pin PA3/ADC3 (ADC)
5PA4/ADC4I/OMultiplex-I/O- & Peripherie-Pin PA4/ADC4 (ADC)
6PA5/ADC5I/OMultiplex-I/O- & Peripherie-Pin PA5/ADC5 (ADC)
7PA7/ADC7I/OMultiplex-I/O- & Peripherie-Pin PA7/ADC7 (ADC)
8PB0/ADC8I/OMultiplex-I/O- & Peripherie-Pin PB0/ADC8 (ADC)
9PB1/ADC9/PB10I/OMultiplex-I/O- & Peripherie-Pin PB1/ADC9/PB10 (ADC)
10PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
11PB6/CC1/PB13/T1CH1NI/OMultiplex-I/O- & Peripherie-Pin PB6/CC1/PB13/T1CH1N (General)
12PB14/T1CH2NI/OMultiplex-I/O- & Peripherie-Pin PB14/T1CH2N (General)
13PB15/T1CH3NI/OMultiplex-I/O- & Peripherie-Pin PB15/T1CH3N (General)
14PA8/T1CH1I/OMultiplex-I/O- & Peripherie-Pin PA8/T1CH1 (General)
15PA9/T1CH2I/OMultiplex-I/O- & Peripherie-Pin PA9/T1CH2 (General)
16PA14/SWCLK/PA12/UDPI/OMultiplex-I/O- & Peripherie-Pin PA14/SWCLK/PA12/UDP (SWD/JTAG)
17PA13/SWDIO/PA11/UDMI/OMultiplex-I/O- & Peripherie-Pin PA13/SWDIO/PA11/UDM (SWD/JTAG)
18PA10/T1CH3/PB7/CC2I/OMultiplex-I/O- & Peripherie-Pin PA10/T1CH3/PB7/CC2 (General)
19VDDPowerVersorgungsspannungseingang (VDD — 1.8V~3.6V)
20PA6/ADC6I/OMultiplex-I/O- & Peripherie-Pin PA6/ADC6 (ADC)
21VSSGNDMasseanschluss (VSS)
PIN 1 PA0/WKUP/ADC0
I/O
Multiplex-I/O- & Peripherie-Pin PA0/WKUP/ADC0 (ADC)
Designhinweis: Signal terminal PA0/WKUP/ADC0 (I/O, 1.8V~3.6V domain). Multiplexed alternate functions: PA0/WKUP/ADC0. Supported peripheral buses: ADC.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH32L103F8U6 (WCH · QFN-20-EP(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH32L103F8U6 (QFN-20-EP(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH32L103F8U6 (QFN-20-EP(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH32L103F8U6 (QFN-20-EP(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH32L103F8U6 (QFN-20-EP(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20-EP(3x3) · 3.00×3.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH32L103F8U6 (QFN-20-EP(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH32L103F8U6 (QFN-20-EP(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH32L103
P13 · p13_fig011239×2201px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 11
V2.1 11
P13 · p13_fig01P13
CH32L103F8U6 (QFN-20-EP(3x3)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011138×751px
CH32L103F8U6 (QFN-20-EP(3x3)) — T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
T:TIME_ (T1CH3:TIM1_CH3、T1CH1N:TIM1_CH1N、T1BK:TIM1_BKIN) OPA:OPA_ (OPAP4:OPA_P4、OPAN4:OPA_N4、OPAO2:OPA_O2) UDP:USBDP UDM:USBDM
P16 · p16_fig011770×2440px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 14
V2.1 14
P37 · p37_fig011961×1379px
CH32L103F8U6 (QFN-20-EP(3x3)) — V2.1 35
V2.1 35
P54 · p54_fig01Alle Gehäuse im PDF
CH32L103F8U6 (QFN-20-EP(3x3)) — CH32L103/M103 数据手册 https://wch.cn
CH32L103/M103 数据手册 https://wch.cn

Elektrische Spezifikationen & Bauteildetails (CH32L103F8U6)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH32L103F8U6 (QFN-20-EP(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V~3.6V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, I2C, ADC, PWM, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V~3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
25MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20-EP(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, I2C, ADC, PWM, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.90×1.90mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20-EP(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20-EP(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH32L103F8U6 (QFN-20-EP(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32L103F8U6 (QFN-20-EP(3x3))?

Das Bauteil CH32L103F8U6 von WCH im QFN-20-EP(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.40 mm und einem Betriebsspannungsbereich VCC von 1.8V~3.6V. Wichtige Pins: 1 (PA0/WKUP/ADC0: Multiplex-I/O- & Peripherie-Pin PA0/WKUP/ADC0 (ADC)), 2 (PA1/ADC1: Multiplex-I/O- & Peripherie-Pin PA1/ADC1 (ADC)), 3 (PA2/ADC2: Multiplex-I/O- & Peripherie-Pin PA2/ADC2 (ADC)), 4 (PA3/ADC3: Multiplex-I/O- & Peripherie-Pin PA3/ADC3 (ADC)), 5 (PA4/ADC4: Multiplex-I/O- & Peripherie-Pin PA4/ADC4 (ADC)), 6 (PA5/ADC5: Multiplex-I/O- & Peripherie-Pin PA5/ADC5 (ADC)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32L103F8U6?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32L103F8U6 (QFN-20-EP(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.90 × 1.90 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32L103F8U6 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32L103F8U6 (WCH, QFN-20-EP(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH32L103 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA0/WKUP/ADC0AnalogSignalanschluss PA0/WKUP/ADC0 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA0/WKUP/ADC0. Unterstützte Bus-Schnittstellen: ADC.
2PA1/ADC1AnalogSignalanschluss PA1/ADC1 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA1/ADC1. Unterstützte Bus-Schnittstellen: ADC.
3PA2/ADC2AnalogSignalanschluss PA2/ADC2 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA2/ADC2. Unterstützte Bus-Schnittstellen: ADC.
4PA3/ADC3AnalogSignalanschluss PA3/ADC3 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA3/ADC3. Unterstützte Bus-Schnittstellen: ADC.
5PA4/ADC4AnalogSignalanschluss PA4/ADC4 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA4/ADC4. Unterstützte Bus-Schnittstellen: ADC.
6PA5/ADC5AnalogSignalanschluss PA5/ADC5 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA5/ADC5. Unterstützte Bus-Schnittstellen: ADC.
7PA7/ADC7AnalogSignalanschluss PA7/ADC7 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA7/ADC7. Unterstützte Bus-Schnittstellen: ADC.
8PB0/ADC8AnalogSignalanschluss PB0/ADC8 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB0/ADC8. Unterstützte Bus-Schnittstellen: ADC.
9PB1/ADC9/PB10AnalogSignalanschluss PB1/ADC9/PB10 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB1/ADC9/PB10. Unterstützte Bus-Schnittstellen: ADC.
10PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
11PB6/CC1/PB13/T1CH1NDigital_IOSignalanschluss PB6/CC1/PB13/T1CH1N (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB6/CC1/PB13/T1CH1N. Unterstützte Bus-Schnittstellen: General.
12PB14/T1CH2NDigital_IOSignalanschluss PB14/T1CH2N (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB14/T1CH2N. Unterstützte Bus-Schnittstellen: General.
13PB15/T1CH3NDigital_IOSignalanschluss PB15/T1CH3N (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PB15/T1CH3N. Unterstützte Bus-Schnittstellen: General.
14PA8/T1CH1Digital_IOSignalanschluss PA8/T1CH1 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA8/T1CH1. Unterstützte Bus-Schnittstellen: General.
15PA9/T1CH2Digital_IOSignalanschluss PA9/T1CH2 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA9/T1CH2. Unterstützte Bus-Schnittstellen: General.
16PA14/SWCLK/PA12/UDPDigital_IOSignalanschluss PA14/SWCLK/PA12/UDP (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA14/SWCLK/PA12/UDP. Unterstützte Bus-Schnittstellen: SWD/JTAG.
17PA13/SWDIO/PA11/UDMDigital_IOSignalanschluss PA13/SWDIO/PA11/UDM (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA13/SWDIO/PA11/UDM. Unterstützte Bus-Schnittstellen: SWD/JTAG.
18PA10/T1CH3/PB7/CC2Digital_IOSignalanschluss PA10/T1CH3/PB7/CC2 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA10/T1CH3/PB7/CC2. Unterstützte Bus-Schnittstellen: General.
19VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V~3.6V (Max. 3.6V).
20PA6/ADC6AnalogSignalanschluss PA6/ADC6 (Richtung: I/O, Spannungsbereich: 1.8V~3.6V). Alternative Multiplex-Funktionen: PA6/ADC6. Unterstützte Bus-Schnittstellen: ADC.
21VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload