CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9007DECCD

MICROCHIPID: C20554273PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 40 引脚 · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)1VA22VA103VA34VA115VA126VA47VA138VA59VA610VA711VLT12VS#13HS#14CCLK#15DRB#16VD717VD618VD519VD420VD340GND39VA938VA137VA836VA035CBLANK34CURS33ACK/TSC#32CSYNC#/LPSTB31SLD/SL030SLG#/SL129WBEN/SL2/CSY28DMAR/SL3/VBL27INT26RST#25CS#24VD023VD122VD221+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2D封装焊盘
12345678910111213141516171819202122232425262728293031323334353637383940E=13.90mm · Pitch e=2.54mmD=50.26mm-22-20-18-16-14-12-10-8-6-4-2024681012141618202239373533312927252321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23-25-27-29-31-33-35-37-39mm
3. 3D实体模型
封装外形: 13.90mm × 50.26mm · 间距 Pitch: 2.54mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (40/40)

点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VA2I/O多功能复用 I/O 与外设引脚 VA2 (General)
2VA10I/O多功能复用 I/O 与外设引脚 VA10 (General)
3VA3I/O多功能复用 I/O 与外设引脚 VA3 (General)
4VA11I/O多功能复用 I/O 与外设引脚 VA11 (General)
5VA12I/O多功能复用 I/O 与外设引脚 VA12 (General)
6VA4I/O多功能复用 I/O 与外设引脚 VA4 (General)
7VA13I/O多功能复用 I/O 与外设引脚 VA13 (General)
8VA5I/O多功能复用 I/O 与外设引脚 VA5 (General)
9VA6I/O多功能复用 I/O 与外设引脚 VA6 (General)
10VA7I/O多功能复用 I/O 与外设引脚 VA7 (General)
11VLTI/O多功能复用 I/O 与外设引脚 VLT (General)
12VS#I/O多功能复用 I/O 与外设引脚 VS# (General)
13HS#I/O多功能复用 I/O 与外设引脚 HS# (General)
14CCLK#I/O多功能复用 I/O 与外设引脚 CCLK# (General)
15DRB#I/O多功能复用 I/O 与外设引脚 DRB# (General)
16VD7I/O多功能复用 I/O 与外设引脚 VD7 (General)
17VD6I/O多功能复用 I/O 与外设引脚 VD6 (General)
18VD5I/O多功能复用 I/O 与外设引脚 VD5 (General)
19VD4I/O多功能复用 I/O 与外设引脚 VD4 (General)
20VD3I/O多功能复用 I/O 与外设引脚 VD3 (General)
21+5VPower正电源供电引脚 (+5V — 3.3V / 5.0V Standard Logic)
22VD2I/O多功能复用 I/O 与外设引脚 VD2 (General)
23VD1I/O多功能复用 I/O 与外设引脚 VD1 (General)
24VD0I/O多功能复用 I/O 与外设引脚 VD0 (General)
25CS#I/O多功能复用 I/O 与外设引脚 CS# (General)
26RST#I/O多功能复用 I/O 与外设引脚 RST# (General)
27INTI/O多功能复用 I/O 与外设引脚 INT (General)
28DMAR/SL3/VBLANKI/O多功能复用 I/O 与外设引脚 DMAR/SL3/VBLANK (General)
29WBEN/SL2/CSYNC#I/O多功能复用 I/O 与外设引脚 WBEN/SL2/CSYNC# (General)
30SLG#/SL1I/O多功能复用 I/O 与外设引脚 SLG#/SL1 (General)
31SLD/SL0I/O多功能复用 I/O 与外设引脚 SLD/SL0 (General)
32CSYNC#/LPSTBI/O多功能复用 I/O 与外设引脚 CSYNC#/LPSTB (General)
33ACK/TSC#I/O多功能复用 I/O 与外设引脚 ACK/TSC# (General)
34CURSI/O多功能复用 I/O 与外设引脚 CURS (General)
35CBLANKI/O多功能复用 I/O 与外设引脚 CBLANK (General)
36VA0I/O多功能复用 I/O 与外设引脚 VA0 (General)
37VA8I/O多功能复用 I/O 与外设引脚 VA8 (General)
38VA1I/O多功能复用 I/O 与外设引脚 VA1 (General)
39VA9I/O多功能复用 I/O 与外设引脚 VA9 (General)
40GNDGND电源参考地引脚 (GND)
PIN 1 VA2
I/O
多功能复用 I/O 与外设引脚 VA2 (General)
PCB布线建议: Signal terminal VA2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VA2. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 6 提取细节图)

直接在页面内查阅原厂PDF文档,或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CRT9007DECCD (MICROCHIP · PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (40 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 4. 封装机械外形图 (D×E×A)
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 13.90×50.26mm · 节距 2.54mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (40 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (6 张图纸 · 第 1/1 页)
显示第 1–6 张,共 6 张完整原图 (来自 CRT9007 系列)
P1 · p01_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — STANDARD MICROSYSTEMS CRT9007A2* ——_—— CRT9OO7A” VP, A Cc” *PRELIMINARY FEATURES PIN CONFIGURATION Ci Fully Programmable Display Format Characters per Data Row (8-240) i, Data Rows per Frame (2-256) vaz1 D 40GNno Raster Scans per Data Row (
STANDARD MICROSYSTEMS CRT9007A2* ——_—— CRT9OO7A” VP, A Cc” *PRELIMINARY FEATURES PIN CONFIGURATION Ci Fully Programmable Display Format Characters per Data Row (8-240) i, Data Rows per Frame (2-256) vaz1 D 40GNno Raster Scans per Data Row (
P1 · p01_fig01P1
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — [commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR
[commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR
P20 · p20_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te
‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te
P21 · p21_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ow femme tons ey oR tee: tos: UT. WBEN ORB Toe sive a | _ SYNC. OMAR, ‘CBLANK og #8, V8 = vore { Y x Baur Noe: tom: > xs [> é Tas 5 ao a, 3 Ta +5V curs [ 3900 cy __ ‘e ToCCIK NT Input —_ 74804 or equivalent : : FIGURE 25: RECOMMENDED CCLK F
ow femme tons ey oR tee: tos: UT. WBEN ORB Toe sive a | _ SYNC. OMAR, ‘CBLANK og #8, V8 = vore { Y x Baur Noe: tom: > xs [> é Tas 5 ao a, 3 Ta +5V curs [ 3900 cy __ ‘e ToCCIK NT Input —_ 74804 or equivalent : : FIGURE 25: RECOMMENDED CCLK F
P22 · p22_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte
neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte

电气参数与元器件规格详情 (CRT9007DECCD)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 是一款 40 引脚的标准电子与连接器元件,机械封装尺寸为 50.26 × 13.90 × 4.20 mm(引脚间距 e = 2.54 mm)。工作电压范围 1.8V ~ 5.5V (Theo Datasheet),工作温度 -40°C ~ +85°C (Industrial Grade),内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范;最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
50.26 × 13.90 × 4.20 mm (A1=0.51 mm)
封装类型:DIP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
引脚总数与中心间距N / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号40 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘40 个焊盘 · 节距 2.54mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
50.26 × 13.90 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=4.20mm · e=2.54mm
焊盘尺寸 (W × L)Level B
1.60 × 1.60 mm
引脚数 / 总焊盘数Topology
40P / 40Pad (THT_DIP)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL
按额定负载电流计算走线宽度,并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 的引脚排列 (Pinout) 与供电电压参数是什么?

MICROCHIP 生产的 CRT9007DECCD 采用 PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL 封装,共 40 脚,引脚间距 2.54 mm。主要引脚包括:1 (VA2: 多功能复用 I/O 与外设引脚 VA2 (General)), 2 (VA10: 多功能复用 I/O 与外设引脚 VA10 (General)), 3 (VA3: 多功能复用 I/O 与外设引脚 VA3 (General)), 4 (VA11: 多功能复用 I/O 与外设引脚 VA11 (General)), 5 (VA12: 多功能复用 I/O 与外设引脚 VA12 (General)), 6 (VA4: 多功能复用 I/O 与外设引脚 VA4 (General))。

CRT9007DECCD 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少?

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范,CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 本体轮廓为 13.90 × 50.26 mm,引脚间距 e = 2.54 mm,共计 40 个铜箔焊盘。

哪里可以下载 CRT9007DECCD 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型?

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CRT9007DECCD (MICROCHIP, PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 完整 CAD 库,包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录:引脚分配表 (40 脚) 与 CRT9007 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VA2Digital_IO信号引脚 VA2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA2。支持总线接口:General。
2VA10Digital_IO信号引脚 VA10(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA10。支持总线接口:General。
3VA3Digital_IO信号引脚 VA3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA3。支持总线接口:General。
4VA11Digital_IO信号引脚 VA11(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA11。支持总线接口:General。
5VA12Digital_IO信号引脚 VA12(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA12。支持总线接口:General。
6VA4Digital_IO信号引脚 VA4(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA4。支持总线接口:General。
7VA13Digital_IO信号引脚 VA13(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA13。支持总线接口:General。
8VA5Digital_IO信号引脚 VA5(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA5。支持总线接口:General。
9VA6Digital_IO信号引脚 VA6(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA6。支持总线接口:General。
10VA7Digital_IO信号引脚 VA7(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA7。支持总线接口:General。
11VLTDigital_IO信号引脚 VLT(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VLT。支持总线接口:General。
12VS#Digital_IO信号引脚 VS#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VS#。支持总线接口:General。
13HS#Digital_IO信号引脚 HS#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):HS#。支持总线接口:General。
14CCLK#Digital_IO信号引脚 CCLK#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):CCLK#。支持总线接口:General。
15DRB#Digital_IO信号引脚 DRB#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):DRB#。支持总线接口:General。
16VD7Digital_IO信号引脚 VD7(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD7。支持总线接口:General。
17VD6Digital_IO信号引脚 VD6(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD6。支持总线接口:General。
18VD5Digital_IO信号引脚 VD5(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD5。支持总线接口:General。
19VD4Digital_IO信号引脚 VD4(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD4。支持总线接口:General。
20VD3Digital_IO信号引脚 VD3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD3。支持总线接口:General。
21+5VPower_In主供电输入引脚 (+5V),工作电压域:3.3V / 5.0V Standard Logic(最高耐压:5.5V)。
22VD2Digital_IO信号引脚 VD2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD2。支持总线接口:General。
23VD1Digital_IO信号引脚 VD1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD1。支持总线接口:General。
24VD0Digital_IO信号引脚 VD0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VD0。支持总线接口:General。
25CS#Digital_IO信号引脚 CS#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):CS#。支持总线接口:General。
26RST#Digital_IO信号引脚 RST#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):RST#。支持总线接口:General。
27INTDigital_IO信号引脚 INT(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):INT。支持总线接口:General。
28DMAR/SL3/VBLANKDigital_IO信号引脚 DMAR/SL3/VBLANK(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):DMAR/SL3/VBLANK。支持总线接口:General。
29WBEN/SL2/CSYNC#Digital_IO信号引脚 WBEN/SL2/CSYNC#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):WBEN/SL2/CSYNC#。支持总线接口:General。
30SLG#/SL1Digital_IO信号引脚 SLG#/SL1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):SLG#/SL1。支持总线接口:General。
31SLD/SL0Digital_IO信号引脚 SLD/SL0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):SLD/SL0。支持总线接口:General。
32CSYNC#/LPSTBDigital_IO信号引脚 CSYNC#/LPSTB(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):CSYNC#/LPSTB。支持总线接口:General。
33ACK/TSC#Digital_IO信号引脚 ACK/TSC#(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):ACK/TSC#。支持总线接口:General。
34CURSDigital_IO信号引脚 CURS(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):CURS。支持总线接口:General。
35CBLANKDigital_IO信号引脚 CBLANK(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):CBLANK。支持总线接口:General。
36VA0Digital_IO信号引脚 VA0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA0。支持总线接口:General。
37VA8Digital_IO信号引脚 VA8(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA8。支持总线接口:General。
38VA1Digital_IO信号引脚 VA1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA1。支持总线接口:General。
39VA9Digital_IO信号引脚 VA9(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):VA9。支持总线接口:General。
40GNDGND0V 接地回路引脚 (GND),用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。