ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9007DECCD

MICROCHIPID: C20554273PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 40 chân · Pitch 2.54mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)1VA22VA103VA34VA115VA126VA47VA138VA59VA610VA711VLT12VS#13HS#14CCLK#15DRB#16VD717VD618VD519VD420VD340GND39VA938VA137VA836VA035CBLANK34CURS33ACK/TSC#32CSYNC#/LPSTB31SLD/SL030SLG#/SL129WBEN/SL2/CSY28DMAR/SL3/VBL27INT26RST#25CS#24VD023VD122VD221+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. FOOTPRINT 2D
12345678910111213141516171819202122232425262728293031323334353637383940E=13.90mm · Pitch e=2.54mmD=50.26mm-22-20-18-16-14-12-10-8-6-4-2024681012141618202239373533312927252321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23-25-27-29-31-33-35-37-39mm
3. MÔ HÌNH 3D
Kích thước vỏ: 13.90mm × 50.26mm · Pitch: 2.54mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (40/40)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1VA2I/OChân Đa năng Vào/Ra & Ngoại vi VA2 (General)
2VA10I/OChân Đa năng Vào/Ra & Ngoại vi VA10 (General)
3VA3I/OChân Đa năng Vào/Ra & Ngoại vi VA3 (General)
4VA11I/OChân Đa năng Vào/Ra & Ngoại vi VA11 (General)
5VA12I/OChân Đa năng Vào/Ra & Ngoại vi VA12 (General)
6VA4I/OChân Đa năng Vào/Ra & Ngoại vi VA4 (General)
7VA13I/OChân Đa năng Vào/Ra & Ngoại vi VA13 (General)
8VA5I/OChân Đa năng Vào/Ra & Ngoại vi VA5 (General)
9VA6I/OChân Đa năng Vào/Ra & Ngoại vi VA6 (General)
10VA7I/OChân Đa năng Vào/Ra & Ngoại vi VA7 (General)
11VLTI/OChân Đa năng Vào/Ra & Ngoại vi VLT (General)
12VS#I/OChân Đa năng Vào/Ra & Ngoại vi VS# (General)
13HS#I/OChân Đa năng Vào/Ra & Ngoại vi HS# (General)
14CCLK#I/OChân Đa năng Vào/Ra & Ngoại vi CCLK# (General)
15DRB#I/OChân Đa năng Vào/Ra & Ngoại vi DRB# (General)
16VD7I/OChân Đa năng Vào/Ra & Ngoại vi VD7 (General)
17VD6I/OChân Đa năng Vào/Ra & Ngoại vi VD6 (General)
18VD5I/OChân Đa năng Vào/Ra & Ngoại vi VD5 (General)
19VD4I/OChân Đa năng Vào/Ra & Ngoại vi VD4 (General)
20VD3I/OChân Đa năng Vào/Ra & Ngoại vi VD3 (General)
21+5VPowerChân cấp nguồn dương (+5V — 3.3V / 5.0V Standard Logic)
22VD2I/OChân Đa năng Vào/Ra & Ngoại vi VD2 (General)
23VD1I/OChân Đa năng Vào/Ra & Ngoại vi VD1 (General)
24VD0I/OChân Đa năng Vào/Ra & Ngoại vi VD0 (General)
25CS#I/OChân Đa năng Vào/Ra & Ngoại vi CS# (General)
26RST#I/OChân Đa năng Vào/Ra & Ngoại vi RST# (General)
27INTI/OChân Đa năng Vào/Ra & Ngoại vi INT (General)
28DMAR/SL3/VBLANKI/OChân Đa năng Vào/Ra & Ngoại vi DMAR/SL3/VBLANK (General)
29WBEN/SL2/CSYNC#I/OChân Đa năng Vào/Ra & Ngoại vi WBEN/SL2/CSYNC# (General)
30SLG#/SL1I/OChân Đa năng Vào/Ra & Ngoại vi SLG#/SL1 (General)
31SLD/SL0I/OChân Đa năng Vào/Ra & Ngoại vi SLD/SL0 (General)
32CSYNC#/LPSTBI/OChân Đa năng Vào/Ra & Ngoại vi CSYNC#/LPSTB (General)
33ACK/TSC#I/OChân Đa năng Vào/Ra & Ngoại vi ACK/TSC# (General)
34CURSI/OChân Đa năng Vào/Ra & Ngoại vi CURS (General)
35CBLANKI/OChân Đa năng Vào/Ra & Ngoại vi CBLANK (General)
36VA0I/OChân Đa năng Vào/Ra & Ngoại vi VA0 (General)
37VA8I/OChân Đa năng Vào/Ra & Ngoại vi VA8 (General)
38VA1I/OChân Đa năng Vào/Ra & Ngoại vi VA1 (General)
39VA9I/OChân Đa năng Vào/Ra & Ngoại vi VA9 (General)
40GNDGNDChân Mass Tham chiếu (GND)
PIN 1 VA2
I/O
Chân Đa năng Vào/Ra & Ngoại vi VA2 (General)
Lưu ý thiết kế: Signal terminal VA2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VA2. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CRT9007DECCD (MICROCHIP · PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (40 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 13.90×50.26mm · Pitch 2.54mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (40 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CRT9007
P1 · p01_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — STANDARD MICROSYSTEMS CRT9007A2* ——_—— CRT9OO7A” VP, A Cc” *PRELIMINARY FEATURES PIN CONFIGURATION Ci Fully Programmable Display Format Characters per Data Row (8-240) i, Data Rows per Frame (2-256) vaz1 D 40GNno Raster Scans per Data Row (
STANDARD MICROSYSTEMS CRT9007A2* ——_—— CRT9OO7A” VP, A Cc” *PRELIMINARY FEATURES PIN CONFIGURATION Ci Fully Programmable Display Format Characters per Data Row (8-240) i, Data Rows per Frame (2-256) vaz1 D 40GNno Raster Scans per Data Row (
P1 · p01_fig01P1
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — [commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR
[commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR
P20 · p20_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te
‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te
P21 · p21_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ow femme tons ey oR tee: tos: UT. WBEN ORB Toe sive a | _ SYNC. OMAR, ‘CBLANK og #8, V8 = vore { Y x Baur Noe: tom: > xs [> é Tas 5 ao a, 3 Ta +5V curs [ 3900 cy __ ‘e ToCCIK NT Input —_ 74804 or equivalent : : FIGURE 25: RECOMMENDED CCLK F
ow femme tons ey oR tee: tos: UT. WBEN ORB Toe sive a | _ SYNC. OMAR, ‘CBLANK og #8, V8 = vore { Y x Baur Noe: tom: > xs [> é Tas 5 ao a, 3 Ta +5V curs [ 3900 cy __ ‘e ToCCIK NT Input —_ 74804 or equivalent : : FIGURE 25: RECOMMENDED CCLK F
P22 · p22_fig011803×2302px
CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte
neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte

Thông số Kỹ thuật & Chi tiết Linh kiện (CRT9007DECCD)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) là linh kiện điện tử & kết nối tiêu chuẩn 40 chân, kích thước bao hình cơ khí 50.26 × 13.90 × 4.20 mm (bước chân e = 2.54 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Standard I/O / Passive.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
50.26 × 13.90 × 4.20 mm (A1=0.51 mm)
Họ đóng gói: DIP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Số lượng chân & Bước chânN / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Standard I/O / Passive
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol40 chân phân nhóm tự động
OK
IPC-7351B Land Pattern40 pads · Pitch 2.54mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
50.26 × 13.90 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=4.20mm · e=2.54mm
Kích thước Pad (W × L)Level B
1.60 × 1.60 mm
Số chân / Tổng số PadTopology
40P / 40Pad (THT_DIP)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) như thế nào?

Linh kiện CRT9007DECCD do MICROCHIP sản xuất đóng gói kiểu PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL gồm 40 chân với bước chân (pitch) 2.54 mm. Các chân tiêu biểu gồm: 1 (VA2: Chân Đa năng Vào/Ra & Ngoại vi VA2 (General)), 2 (VA10: Chân Đa năng Vào/Ra & Ngoại vi VA10 (General)), 3 (VA3: Chân Đa năng Vào/Ra & Ngoại vi VA3 (General)), 4 (VA11: Chân Đa năng Vào/Ra & Ngoại vi VA11 (General)), 5 (VA12: Chân Đa năng Vào/Ra & Ngoại vi VA12 (General)), 6 (VA4: Chân Đa năng Vào/Ra & Ngoại vi VA4 (General)).

Kích thước Footprint chuẩn IPC-7351B của CRT9007DECCD là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CRT9007DECCD (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) có kích thước danh định 13.90 × 50.26 mm, bước chân e = 2.54 mm, tổng số 40 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CRT9007DECCD ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CRT9007DECCD (MICROCHIP, PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (40 chân) & Liên kết Biến thể Họ CRT9007Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VA2Digital_IOChân tín hiệu VA2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA2. Giao thức hỗ trợ: General.
2VA10Digital_IOChân tín hiệu VA10 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA10. Giao thức hỗ trợ: General.
3VA3Digital_IOChân tín hiệu VA3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA3. Giao thức hỗ trợ: General.
4VA11Digital_IOChân tín hiệu VA11 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA11. Giao thức hỗ trợ: General.
5VA12Digital_IOChân tín hiệu VA12 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA12. Giao thức hỗ trợ: General.
6VA4Digital_IOChân tín hiệu VA4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA4. Giao thức hỗ trợ: General.
7VA13Digital_IOChân tín hiệu VA13 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA13. Giao thức hỗ trợ: General.
8VA5Digital_IOChân tín hiệu VA5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA5. Giao thức hỗ trợ: General.
9VA6Digital_IOChân tín hiệu VA6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA6. Giao thức hỗ trợ: General.
10VA7Digital_IOChân tín hiệu VA7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA7. Giao thức hỗ trợ: General.
11VLTDigital_IOChân tín hiệu VLT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VLT. Giao thức hỗ trợ: General.
12VS#Digital_IOChân tín hiệu VS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VS#. Giao thức hỗ trợ: General.
13HS#Digital_IOChân tín hiệu HS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): HS#. Giao thức hỗ trợ: General.
14CCLK#Digital_IOChân tín hiệu CCLK# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CCLK#. Giao thức hỗ trợ: General.
15DRB#Digital_IOChân tín hiệu DRB# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DRB#. Giao thức hỗ trợ: General.
16VD7Digital_IOChân tín hiệu VD7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD7. Giao thức hỗ trợ: General.
17VD6Digital_IOChân tín hiệu VD6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD6. Giao thức hỗ trợ: General.
18VD5Digital_IOChân tín hiệu VD5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD5. Giao thức hỗ trợ: General.
19VD4Digital_IOChân tín hiệu VD4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD4. Giao thức hỗ trợ: General.
20VD3Digital_IOChân tín hiệu VD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD3. Giao thức hỗ trợ: General.
21+5VPower_InChân cấp nguồn dương (+5V) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
22VD2Digital_IOChân tín hiệu VD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD2. Giao thức hỗ trợ: General.
23VD1Digital_IOChân tín hiệu VD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD1. Giao thức hỗ trợ: General.
24VD0Digital_IOChân tín hiệu VD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD0. Giao thức hỗ trợ: General.
25CS#Digital_IOChân tín hiệu CS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CS#. Giao thức hỗ trợ: General.
26RST#Digital_IOChân tín hiệu RST# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RST#. Giao thức hỗ trợ: General.
27INTDigital_IOChân tín hiệu INT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): INT. Giao thức hỗ trợ: General.
28DMAR/SL3/VBLANKDigital_IOChân tín hiệu DMAR/SL3/VBLANK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DMAR/SL3/VBLANK. Giao thức hỗ trợ: General.
29WBEN/SL2/CSYNC#Digital_IOChân tín hiệu WBEN/SL2/CSYNC# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): WBEN/SL2/CSYNC#. Giao thức hỗ trợ: General.
30SLG#/SL1Digital_IOChân tín hiệu SLG#/SL1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SLG#/SL1. Giao thức hỗ trợ: General.
31SLD/SL0Digital_IOChân tín hiệu SLD/SL0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SLD/SL0. Giao thức hỗ trợ: General.
32CSYNC#/LPSTBDigital_IOChân tín hiệu CSYNC#/LPSTB (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CSYNC#/LPSTB. Giao thức hỗ trợ: General.
33ACK/TSC#Digital_IOChân tín hiệu ACK/TSC# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ACK/TSC#. Giao thức hỗ trợ: General.
34CURSDigital_IOChân tín hiệu CURS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CURS. Giao thức hỗ trợ: General.
35CBLANKDigital_IOChân tín hiệu CBLANK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CBLANK. Giao thức hỗ trợ: General.
36VA0Digital_IOChân tín hiệu VA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA0. Giao thức hỗ trợ: General.
37VA8Digital_IOChân tín hiệu VA8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA8. Giao thức hỗ trợ: General.
38VA1Digital_IOChân tín hiệu VA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA1. Giao thức hỗ trợ: General.
39VA9Digital_IOChân tín hiệu VA9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA9. Giao thức hỗ trợ: General.
40GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF