PIC18LF4550-I/ML (QFN-44-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18LF4550-I/ML

MICROCHIPQFN-44-EP(8x8) · 45 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC18LF4550-I/ML (QFN-44-EP(8x8))1RC7/RX/DT/SD2RD4/SPP43RD5/SPP5/P1B4RD6/SPP6/P1C5RD7/SPP7/P1D6VSS7VDD8VDD9IO410RB1/AN10/INT11RB2/AN8/INT212RB3/AN9/CCP213NC14RB4/AN11/KBI15RB5/KBI1/PGM16RB6/KBI2/PGC17RB7/KBI3/PGD18MCLR#/VPP/RE19RA0/AN020RA1/AN121RA2/AN2/VREF22RA3/AN3/VREF23RA4/T0CKI/C145EP44RC6/TX/CK43RC5/D+/VP42RC4/D-/VM41RD3/SPP340RD2/SPP239RD1/SPP138RD0/SPP037VUSB36RC2/CCP1/P1A35RC1/T1OSI/CC34RC0/T1OSO/T133OSC2/CLKO/RA32OSC1/CLKI31VSS30VSS29VDD28VDD27RE2/AN7/OESP26RE1/AN6/CK2S25RE0/AN5/CK1S24IO13Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445E=8.00mm · Pitch e=0.65mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (45/45)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RC7/RX/DT/SDOI/OマルチプレクスI/O・ペリフェラル端子 RC7/RX/DT/SDO (General)
2RD4/SPP4I/OマルチプレクスI/O・ペリフェラル端子 RD4/SPP4 (General)
3RD5/SPP5/P1BI/OマルチプレクスI/O・ペリフェラル端子 RD5/SPP5/P1B (General)
4RD6/SPP6/P1CI/OマルチプレクスI/O・ペリフェラル端子 RD6/SPP6/P1C (General)
5RD7/SPP7/P1DI/OマルチプレクスI/O・ペリフェラル端子 RD7/SPP7/P1D (General)
6VSSGNDグラウンド基準端子 (VSS)
7VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
8VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
9IO4I/OGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10RB1/AN10/INT1/SCK/SCLI/OマルチプレクスI/O・ペリフェラル端子 RB1/AN10/INT1/SCK/SCL (SPI, I2C)
11RB2/AN8/INT2/VMOI/OマルチプレクスI/O・ペリフェラル端子 RB2/AN8/INT2/VMO (General)
12RB3/AN9/CCP2(1)/VPOI/OマルチプレクスI/O・ペリフェラル端子 RB3/AN9/CCP2(1)/VPO (General)
13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
14RB4/AN11/KBI0/CSSPPI/OマルチプレクスI/O・ペリフェラル端子 RB4/AN11/KBI0/CSSPP (General)
15RB5/KBI1/PGMI/OマルチプレクスI/O・ペリフェラル端子 RB5/KBI1/PGM (General)
16RB6/KBI2/PGCI/OマルチプレクスI/O・ペリフェラル端子 RB6/KBI2/PGC (General)
17RB7/KBI3/PGDI/OマルチプレクスI/O・ペリフェラル端子 RB7/KBI3/PGD (General)
18MCLR#/VPP/RE3I/OマルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RE3 (General)
19RA0/AN0I/OマルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
20RA1/AN1I/OマルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)
21RA2/AN2/VREF-/CVREFAnalogマルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF-/CVREF (General)
22RA3/AN3/VREF+AnalogマルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
23RA4/T0CKI/C1OUT/RCVI/OマルチプレクスI/O・ペリフェラル端子 RA4/T0CKI/C1OUT/RCV (General)
24IO13I/OGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25RE0/AN5/CK1SPPI/OマルチプレクスI/O・ペリフェラル端子 RE0/AN5/CK1SPP (General)
26RE1/AN6/CK2SPPI/OマルチプレクスI/O・ペリフェラル端子 RE1/AN6/CK2SPP (General)
27RE2/AN7/OESPPI/OマルチプレクスI/O・ペリフェラル端子 RE2/AN7/OESPP (General)
28VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
29VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
30VSSGNDグラウンド基準端子 (VSS)
31VSSGNDグラウンド基準端子 (VSS)
32OSC1/CLKII/OマルチプレクスI/O・ペリフェラル端子 OSC1/CLKI (RTC/CLK)
33OSC2/CLKO/RA6I/OマルチプレクスI/O・ペリフェラル端子 OSC2/CLKO/RA6 (RTC/CLK)
34RC0/T1OSO/T13CKII/OマルチプレクスI/O・ペリフェラル端子 RC0/T1OSO/T13CKI (General)
35RC1/T1OSI/CCP2(1)/UOE#I/OマルチプレクスI/O・ペリフェラル端子 RC1/T1OSI/CCP2(1)/UOE# (General)
36RC2/CCP1/P1AI/OマルチプレクスI/O・ペリフェラル端子 RC2/CCP1/P1A (General)
37VUSBI/OマルチプレクスI/O・ペリフェラル端子 VUSB (General)
38RD0/SPP0I/OマルチプレクスI/O・ペリフェラル端子 RD0/SPP0 (General)
39RD1/SPP1I/OマルチプレクスI/O・ペリフェラル端子 RD1/SPP1 (General)
40RD2/SPP2I/OマルチプレクスI/O・ペリフェラル端子 RD2/SPP2 (General)
41RD3/SPP3I/OマルチプレクスI/O・ペリフェラル端子 RD3/SPP3 (General)
42RC4/D-/VMI/OマルチプレクスI/O・ペリフェラル端子 RC4/D-/VM (USB)
43RC5/D+/VPI/OマルチプレクスI/O・ペリフェラル端子 RC5/D+/VP (USB)
44RC6/TX/CKI/OマルチプレクスI/O・ペリフェラル端子 RC6/TX/CK (General)
45EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 RC7/RX/DT/SDO
I/O
マルチプレクスI/O・ペリフェラル端子 RC7/RX/DT/SDO (General)
設計上の注意点: Signal terminal RC7/RX/DT/SDO (I/O, 2.0V to 5.5V domain). Multiplexed alternate functions: RC7/RX/DT/SDO. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (45ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-44-EP(8x8) · 8.00×8.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (45 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC18LF4550-I/ML (QFN-44-EP(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
PIC18LF4550 シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P2 · p02_fig011777×1640px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — DS39632E-page ii © 2009 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology In
DS39632E-page ii © 2009 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology In
P2 · p02_fig02788×285px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — DS39632E-page ii © 2009 Microchip Technology Inc.
DS39632E-page ii © 2009 Microchip Technology Inc.
P147 · p147_fig011777×345px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P147 · p147_fig021777×1073px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P148 · p148_fig011536×941px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 15-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P171 · p171_fig011778×1042px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — 17.2.2.3 Internal Pull-up Resistors
17.2.2.3 Internal Pull-up Resistors
P171 · p171_fig021777×983px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 17-3: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
FIGURE 17-3: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
P171 · p171_fig02P171
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — Datasheet Page 171 (p171_fig02)
Datasheet Page 171 (p171_fig02)
P188 · p188_fig01867×691px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 17-11: SELF-POWER ONLY
FIGURE 17-11: SELF-POWER ONLY
P188 · p188_fig021778×1246px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 17-10: BUS POWER ONLY
FIGURE 17-10: BUS POWER ONLY
P203 · p203_fig011777×938px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — FIGURE 19-2: SPI MASTER/SLAVE CONNECTION
FIGURE 19-2: SPI MASTER/SLAVE CONNECTION
P411 · p411_fig031777×837px
PIC18LF4550-I/ML (QFN-44-EP(8x8)) — © 2009 Microchip Technology Inc. DS39632E-page 409 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe
© 2009 Microchip Technology Inc. DS39632E-page 409 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18LF4550-I/ML)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC18LF4550-I/ML (QFN-44-EP(8x8)) は 44 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm(ピンピッチ e = 0.65 mm)です。動作電源電圧 2.0V to 5.5V、動作温度範囲 -10°C to +70°C、USB, UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.0V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-10°C to +70°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-44-EP(8x8))
ピン数・リードピッチN / e
44 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル45 ピン自動バス分類
OK
IPC-7351B フットプリント45 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口EPAD 6.55×6.55mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-44-EP(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.65mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
45P / 45Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-44-EP(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18LF4550-I/ML (QFN-44-EP(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC18LF4550-I/ML (QFN-44-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 PIC18LF4550-I/ML (QFN-44-EP(8x8) パッケージ) は全 45 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン:1 (RC7/RX/DT/SDO: マルチプレクスI/O・ペリフェラル端子 RC7/RX/DT/SDO (General)), 2 (RD4/SPP4: マルチプレクスI/O・ペリフェラル端子 RD4/SPP4 (General)), 3 (RD5/SPP5/P1B: マルチプレクスI/O・ペリフェラル端子 RD5/SPP5/P1B (General)), 4 (RD6/SPP6/P1C: マルチプレクスI/O・ペリフェラル端子 RD6/SPP6/P1C (General)), 5 (RD7/SPP7/P1D: マルチプレクスI/O・ペリフェラル端子 RD7/SPP7/P1D (General)), 6 (VSS: グラウンド基準端子 (VSS))。

PIC18LF4550-I/ML の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18LF4550-I/ML (QFN-44-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.65 mm、合計 45 パッドで構成されています(中央放熱パッド EPAD 6.55 × 6.55 mm、IPC-7525 60% 開口ペーストマスク付き)。

PIC18LF4550-I/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18LF4550-I/ML (MICROCHIP, QFN-44-EP(8x8)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (45 ピン) & PIC18LF4550 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RC7/RX/DT/SDODigital_IO信号端子 RC7/RX/DT/SDO(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC7/RX/DT/SDO。対応バス/インターフェース: General。
2RD4/SPP4Digital_IO信号端子 RD4/SPP4(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD4/SPP4。対応バス/インターフェース: General。
3RD5/SPP5/P1BDigital_IO信号端子 RD5/SPP5/P1B(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD5/SPP5/P1B。対応バス/インターフェース: General。
4RD6/SPP6/P1CDigital_IO信号端子 RD6/SPP6/P1C(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD6/SPP6/P1C。対応バス/インターフェース: General。
5RD7/SPP7/P1DDigital_IO信号端子 RD7/SPP7/P1D(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD7/SPP7/P1D。対応バス/インターフェース: General。
6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
8VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
9IO4Digital_IOGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10RB1/AN10/INT1/SCK/SCLDigital_IO信号端子 RB1/AN10/INT1/SCK/SCL(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB1/AN10/INT1/SCK/SCL。対応バス/インターフェース: SPI, I2C。
11RB2/AN8/INT2/VMODigital_IO信号端子 RB2/AN8/INT2/VMO(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB2/AN8/INT2/VMO。対応バス/インターフェース: General。
12RB3/AN9/CCP2(1)/VPODigital_IO信号端子 RB3/AN9/CCP2(1)/VPO(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB3/AN9/CCP2(1)/VPO。対応バス/インターフェース: General。
13NCNC信号端子 NC(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
14RB4/AN11/KBI0/CSSPPDigital_IO信号端子 RB4/AN11/KBI0/CSSPP(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB4/AN11/KBI0/CSSPP。対応バス/インターフェース: General。
15RB5/KBI1/PGMDigital_IO信号端子 RB5/KBI1/PGM(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB5/KBI1/PGM。対応バス/インターフェース: General。
16RB6/KBI2/PGCDigital_IO信号端子 RB6/KBI2/PGC(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB6/KBI2/PGC。対応バス/インターフェース: General。
17RB7/KBI3/PGDDigital_IO信号端子 RB7/KBI3/PGD(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB7/KBI3/PGD。対応バス/インターフェース: General。
18MCLR#/VPP/RE3Digital_IO信号端子 MCLR#/VPP/RE3(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: MCLR#/VPP/RE3。対応バス/インターフェース: General。
19RA0/AN0Digital_IO信号端子 RA0/AN0(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
20RA1/AN1Digital_IO信号端子 RA1/AN1(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA1/AN1。対応バス/インターフェース: General。
21RA2/AN2/VREF-/CVREFAnalog信号端子 RA2/AN2/VREF-/CVREF(方向: Analog、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA2/AN2/VREF-/CVREF。対応バス/インターフェース: General。
22RA3/AN3/VREF+Analog信号端子 RA3/AN3/VREF+(方向: Analog、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
23RA4/T0CKI/C1OUT/RCVDigital_IO信号端子 RA4/T0CKI/C1OUT/RCV(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA4/T0CKI/C1OUT/RCV。対応バス/インターフェース: General。
24IO13Digital_IOGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25RE0/AN5/CK1SPPDigital_IO信号端子 RE0/AN5/CK1SPP(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RE0/AN5/CK1SPP。対応バス/インターフェース: General。
26RE1/AN6/CK2SPPDigital_IO信号端子 RE1/AN6/CK2SPP(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RE1/AN6/CK2SPP。対応バス/インターフェース: General。
27RE2/AN7/OESPPDigital_IO信号端子 RE2/AN7/OESPP(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RE2/AN7/OESPP。対応バス/インターフェース: General。
28VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
29VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
30VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
31VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32OSC1/CLKIDigital_IO信号端子 OSC1/CLKI(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: OSC1/CLKI。対応バス/インターフェース: RTC/CLK。
33OSC2/CLKO/RA6Digital_IO信号端子 OSC2/CLKO/RA6(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: OSC2/CLKO/RA6。対応バス/インターフェース: RTC/CLK。
34RC0/T1OSO/T13CKIDigital_IO信号端子 RC0/T1OSO/T13CKI(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC0/T1OSO/T13CKI。対応バス/インターフェース: General。
35RC1/T1OSI/CCP2(1)/UOE#Digital_IO信号端子 RC1/T1OSI/CCP2(1)/UOE#(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC1/T1OSI/CCP2(1)/UOE#。対応バス/インターフェース: General。
36RC2/CCP1/P1ADigital_IO信号端子 RC2/CCP1/P1A(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC2/CCP1/P1A。対応バス/インターフェース: General。
37VUSBDigital_IO信号端子 VUSB(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: VUSB。対応バス/インターフェース: General。
38RD0/SPP0Digital_IO信号端子 RD0/SPP0(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD0/SPP0。対応バス/インターフェース: General。
39RD1/SPP1Digital_IO信号端子 RD1/SPP1(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD1/SPP1。対応バス/インターフェース: General。
40RD2/SPP2Digital_IO信号端子 RD2/SPP2(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD2/SPP2。対応バス/インターフェース: General。
41RD3/SPP3Digital_IO信号端子 RD3/SPP3(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RD3/SPP3。対応バス/インターフェース: General。
42RC4/D-/VMDigital_IO信号端子 RC4/D-/VM(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC4/D-/VM。対応バス/インターフェース: USB。
43RC5/D+/VPDigital_IO信号端子 RC5/D+/VP(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC5/D+/VP。対応バス/インターフェース: USB。
44RC6/TX/CKDigital_IO信号端子 RC6/TX/CK(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RC6/TX/CK。対応バス/インターフェース: General。
45EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。