ChipDocs.org
⌘K
2284 部品PDFアップロード
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CEC1736-S0-I/2HW-PROTO

MICROCHIPID: C17395727VFBGA-64(5.5x5.5) · 64 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5))A2GPIO143/I2C0A3IOA3A4IOA4A5VSSA6IOA6A7GPIO022/QSPIA8GPIO023/QSPIA9IOA9B1IOB1B2IOB2B3IOB3B4IOB4B5VSSB6GPIO253/TST_B7IOB7B8VTR1B9IOB9B10GPIO204/QSPIC1GPIO140/I2C0C2GPIO046/SP1_C9GPIO202/QSPIC10GPIO250/SPI0D1VR_CAPD2GPIO132/I2C0D4VTR_ANALOGD7VTR_REGD9VSSD10IOD10E1IOE1E2IOE2E9IOE9E10GPIO203/QSPIK9VTR_PLLK8IOK8K7GPIO013/SP1_K6IOK6K5IOK5K4VR_CAPK3GPIO047/SP1_K2GPIO027/ALT_J10GPIO156/LED0J9IOJ9J8GPIO170[JTAGJ7GPIO127/SP1_J6IOJ6J5GPIO053/PWM0J4GPIO057/VCC_J3GPIO012(EXTRJ2IOJ2J1VSSH10nRESET_INH9JTAG_RST#H2GPIO050/ICT0H1GPIO063/SP1_G10GPIO157/LED1G9GPIO020/QSPIG7VSSG4nRESET_ING2GPIO004/I2C0G1JTAG RST#_F10VSSF9IOF9F2GPIO015/ICT1F1VTR_PLLGrid Pitch = 2.54mm (IEEE-315)-20.3-15.2-10.2-5.105.110.215.220.345.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
B1C1D1E1F1G1H1J1A2B2C2D2E2F2G2H2J2K2A3B3J3K3A4B4D4G4J4K4A5B5J5K5A6B6J6K6A7B7D7G7J7K7A8B8J8K8A9B9C9D9E9F9G9H9J9K9B10C10D10E10F10G10H10J10E=5.50mm · Pitch e=0.50mmD=5.50mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 5.50mm × 5.50mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A2GPIO143/I2C04_SDAI/OマルチプレクスI/O・ペリフェラル端子 GPIO143/I2C04_SDA (I2C)
A3IOA3I/OGeneral Purpose Digital I/O Pin IOA3
A4IOA4I/OGeneral Purpose Digital I/O Pin IOA4
A5VSSGNDグラウンド基準端子 (VSS)
A6IOA6I/OGeneral Purpose Digital I/O Pin IOA6
A7GPIO022/QSPI0_IN_IO1I/OマルチプレクスI/O・ペリフェラル端子 GPIO022/QSPI0_IN_IO1 (SPI)
A8GPIO023/QSPI0_IN_IO0I/OマルチプレクスI/O・ペリフェラル端子 GPIO023/QSPI0_IN_IO0 (SPI)
A9IOA9I/OGeneral Purpose Digital I/O Pin IOA9
B1IOB1I/OGeneral Purpose Digital I/O Pin IOB1
B2IOB2I/OGeneral Purpose Digital I/O Pin IOB2
B3IOB3I/OGeneral Purpose Digital I/O Pin IOB3
B4IOB4I/OGeneral Purpose Digital I/O Pin IOB4
B5VSSGNDグラウンド基準端子 (VSS)
B6GPIO253/TST_CLK_OUTI/OマルチプレクスI/O・ペリフェラル端子 GPIO253/TST_CLK_OUT (General)
B7IOB7I/OGeneral Purpose Digital I/O Pin IOB7
B8VTR1I/OマルチプレクスI/O・ペリフェラル端子 VTR1 (General)
B9IOB9I/OGeneral Purpose Digital I/O Pin IOB9
B10GPIO204/QSPI0_IN_CLKI/OマルチプレクスI/O・ペリフェラル端子 GPIO204/QSPI0_IN_CLK (SPI)
C1GPIO140/I2C06_SCLI/OマルチプレクスI/O・ペリフェラル端子 GPIO140/I2C06_SCL (I2C)
C2GPIO046/SP1_ALT_CS#I/OマルチプレクスI/O・ペリフェラル端子 GPIO046/SP1_ALT_CS# (General)
C9GPIO202/QSPI0_IN_IO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO202/QSPI0_IN_IO2 (SPI)
C10GPIO250/SPI0PER_CS#I/OマルチプレクスI/O・ペリフェラル端子 GPIO250/SPI0PER_CS# (SPI)
D1VR_CAPI/OマルチプレクスI/O・ペリフェラル端子 VR_CAP (General)
D2GPIO132/I2C06_SDAI/OマルチプレクスI/O・ペリフェラル端子 GPIO132/I2C06_SDA (I2C)
D4VTR_ANALOGI/OマルチプレクスI/O・ペリフェラル端子 VTR_ANALOG (General)
D7VTR_REGI/OマルチプレクスI/O・ペリフェラル端子 VTR_REG (General)
D9VSSGNDグラウンド基準端子 (VSS)
D10IOD10I/OGeneral Purpose Digital I/O Pin IOD10
E1IOE1I/OGeneral Purpose Digital I/O Pin IOE1
E2IOE2I/OGeneral Purpose Digital I/O Pin IOE2
E9IOE9I/OGeneral Purpose Digital I/O Pin IOE9
E10GPIO203/QSPI0_IN_IO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO203/QSPI0_IN_IO3 (SPI)
F1VTR_PLLI/OマルチプレクスI/O・ペリフェラル端子 VTR_PLL (General)
F2GPIO015/ICT10[BSTRAP]I/OマルチプレクスI/O・ペリフェラル端子 GPIO015/ICT10[BSTRAP] (General)
F9IOF9I/OGeneral Purpose Digital I/O Pin IOF9
F10VSSGNDグラウンド基準端子 (VSS)
G1JTAG RST#_I/OマルチプレクスI/O・ペリフェラル端子 JTAG RST#_ (SWD/JTAG)
G2GPIO004/I2C00_SCLI/OマルチプレクスI/O・ペリフェラル端子 GPIO004/I2C00_SCL (I2C)
G4nRESET_INIシステムイネーブル・ハードウェアリセット (nRESET_IN)
G7VSSGNDグラウンド基準端子 (VSS)
G9GPIO020/QSPI0_IN_CS0#I/OマルチプレクスI/O・ペリフェラル端子 GPIO020/QSPI0_IN_CS0# (SPI)
G10GPIO157/LED1I/OマルチプレクスI/O・ペリフェラル端子 GPIO157/LED1 (General)
H1GPIO063/SP1_ALT_CLKI/OマルチプレクスI/O・ペリフェラル端子 GPIO063/SP1_ALT_CLK (General)
H2GPIO050/ICT0I/OマルチプレクスI/O・ペリフェラル端子 GPIO050/ICT0 (General)
H9JTAG_RST#I/OマルチプレクスI/O・ペリフェラル端子 JTAG_RST# (SWD/JTAG)
H10nRESET_INIシステムイネーブル・ハードウェアリセット (nRESET_IN)
J1VSSGNDグラウンド基準端子 (VSS)
J2IOJ2I/OGeneral Purpose Digital I/O Pin IOJ2
J3GPIO012(EXTRST#)I/OマルチプレクスI/O・ペリフェラル端子 GPIO012(EXTRST#) (General)
J4GPIO057/VCC_PWRGDPower電源供給入力 (GPIO057/VCC_PWRGD — 3.3V / 5.0V Standard Logic)
J5GPIO053/PWM0I/OマルチプレクスI/O・ペリフェラル端子 GPIO053/PWM0 (PWM)
J6IOJ6I/OGeneral Purpose Digital I/O Pin IOJ6
J7GPIO127/SP1_ALT_IO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO127/SP1_ALT_IO2 (General)
J8GPIO170[JTAG_STRAP]I/OマルチプレクスI/O・ペリフェラル端子 GPIO170[JTAG_STRAP] (SWD/JTAG)
J9IOJ9I/OGeneral Purpose Digital I/O Pin IOJ9
J10GPIO156/LED0I/OマルチプレクスI/O・ペリフェラル端子 GPIO156/LED0 (General)
K2GPIO027/ALT_TFDP_CLKI/OマルチプレクスI/O・ペリフェラル端子 GPIO027/ALT_TFDP_CLK (General)
K3GPIO047/SP1_ALT_IO1I/OマルチプレクスI/O・ペリフェラル端子 GPIO047/SP1_ALT_IO1 (General)
K4VR_CAPI/OマルチプレクスI/O・ペリフェラル端子 VR_CAP (General)
K5IOK5I/OGeneral Purpose Digital I/O Pin IOK5
K6IOK6I/OGeneral Purpose Digital I/O Pin IOK6
K7GPIO013/SP1_ALT_IO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO013/SP1_ALT_IO3 (General)
K8IOK8I/OGeneral Purpose Digital I/O Pin IOK8
K9VTR_PLLI/OマルチプレクスI/O・ペリフェラル端子 VTR_PLL (General)
PIN A2 GPIO143/I2C04_SDA
I/O
マルチプレクスI/O・ペリフェラル端子 GPIO143/I2C04_SDA (I2C)
設計上の注意点: Signal terminal GPIO143/I2C04_SDA (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: GPIO143/I2C04_SDA. Supported peripheral buses: I2C.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CEC1736-S0-I/2HW-PROTO (MICROCHIP · VFBGA-64(5.5x5.5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 4. パッケージ外形寸法図 (D×E×A)
VFBGA-64(5.5x5.5) · 5.50×5.50mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CEC1736 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P1 · p01_fig01377×200px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Real Time Platform Root of Trust Controllers
Real Time Platform Root of Trust Controllers
P44 · p44_fig011777×2084px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-1: 2HW Package Dimensions, Sheet 1
FIGURE 2-1: 2HW Package Dimensions, Sheet 1
P47 · p47_fig011595×1858px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-4: 2ZW Package Dimensions, Sheet 1
FIGURE 2-4: 2ZW Package Dimensions, Sheet 1
P47 · p47_fig01P47
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Datasheet Page 47 (p47_fig01)
Datasheet Page 47 (p47_fig01)
P48 · p48_fig011596×962px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-5: 2ZW Package Dimensions, Sheet 2
FIGURE 2-5: 2ZW Package Dimensions, Sheet 2

電気仕様 & 部品詳細スペック (CEC1736-S0-I/2HW-PROTO)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 5.50 × 5.50 × 0.80 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Bluetooth / BLE, UART, SPI, I2C, PWM, JTAG / SWD, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
96 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.50 × 5.50 × 0.80 mm (A1=0.22 mm)
パッケージ系列: BGA (VFBGA-64(5.5x5.5))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, UART, SPI, I2C, PWM, JTAG / SWD, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (VFBGA-64(5.5x5.5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.50 × 5.50 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.80mm · e=0.50mm
パッド寸法 (W × L)Level B
0.22 × 0.22 mm
ピン数 / 総パッド数Topology
64P / 64Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
VFBGA-64(5.5x5.5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5) パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm です。主なピン：A2 (GPIO143/I2C04_SDA: マルチプレクスI/O・ペリフェラル端子 GPIO143/I2C04_SDA (I2C)), A3 (IOA3: General Purpose Digital I/O Pin IOA3), A4 (IOA4: General Purpose Digital I/O Pin IOA4), A5 (VSS: グラウンド基準端子 (VSS)), A6 (IOA6: General Purpose Digital I/O Pin IOA6), A7 (GPIO022/QSPI0_IN_IO1: マルチプレクスI/O・ペリフェラル端子 GPIO022/QSPI0_IN_IO1 (SPI))。

CEC1736-S0-I/2HW-PROTO の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) の本体外形は 5.50 × 5.50 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

CEC1736-S0-I/2HW-PROTO の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CEC1736-S0-I/2HW-PROTO (MICROCHIP, VFBGA-64(5.5x5.5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & CEC1736 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A2GPIO143/I2C04_SDADigital_IO信号端子 GPIO143/I2C04_SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO143/I2C04_SDA。対応バス/インターフェース: I2C。
A3IOA3Digital_IOGeneral Purpose Digital I/O Pin IOA3
A4IOA4Digital_IOGeneral Purpose Digital I/O Pin IOA4
A5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
A6IOA6Digital_IOGeneral Purpose Digital I/O Pin IOA6
A7GPIO022/QSPI0_IN_IO1Digital_IO信号端子 GPIO022/QSPI0_IN_IO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO022/QSPI0_IN_IO1。対応バス/インターフェース: SPI。
A8GPIO023/QSPI0_IN_IO0Digital_IO信号端子 GPIO023/QSPI0_IN_IO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO023/QSPI0_IN_IO0。対応バス/インターフェース: SPI。
A9IOA9Digital_IOGeneral Purpose Digital I/O Pin IOA9
B1IOB1Digital_IOGeneral Purpose Digital I/O Pin IOB1
B2IOB2Digital_IOGeneral Purpose Digital I/O Pin IOB2
B3IOB3Digital_IOGeneral Purpose Digital I/O Pin IOB3
B4IOB4Digital_IOGeneral Purpose Digital I/O Pin IOB4
B5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B6GPIO253/TST_CLK_OUTDigital_IO信号端子 GPIO253/TST_CLK_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO253/TST_CLK_OUT。対応バス/インターフェース: General。
B7IOB7Digital_IOGeneral Purpose Digital I/O Pin IOB7
B8VTR1Digital_IO信号端子 VTR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR1。対応バス/インターフェース: General。
B9IOB9Digital_IOGeneral Purpose Digital I/O Pin IOB9
B10GPIO204/QSPI0_IN_CLKDigital_IO信号端子 GPIO204/QSPI0_IN_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO204/QSPI0_IN_CLK。対応バス/インターフェース: SPI。
C1GPIO140/I2C06_SCLDigital_IO信号端子 GPIO140/I2C06_SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO140/I2C06_SCL。対応バス/インターフェース: I2C。
C2GPIO046/SP1_ALT_CS#Digital_IO信号端子 GPIO046/SP1_ALT_CS#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO046/SP1_ALT_CS#。対応バス/インターフェース: General。
C9GPIO202/QSPI0_IN_IO2Digital_IO信号端子 GPIO202/QSPI0_IN_IO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO202/QSPI0_IN_IO2。対応バス/インターフェース: SPI。
C10GPIO250/SPI0PER_CS#Digital_IO信号端子 GPIO250/SPI0PER_CS#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO250/SPI0PER_CS#。対応バス/インターフェース: SPI。
D1VR_CAPDigital_IO信号端子 VR_CAP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VR_CAP。対応バス/インターフェース: General。
D2GPIO132/I2C06_SDADigital_IO信号端子 GPIO132/I2C06_SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO132/I2C06_SDA。対応バス/インターフェース: I2C。
D4VTR_ANALOGDigital_IO信号端子 VTR_ANALOG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR_ANALOG。対応バス/インターフェース: General。
D7VTR_REGDigital_IO信号端子 VTR_REG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR_REG。対応バス/インターフェース: General。
D9VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D10IOD10Digital_IOGeneral Purpose Digital I/O Pin IOD10
E1IOE1Digital_IOGeneral Purpose Digital I/O Pin IOE1
E2IOE2Digital_IOGeneral Purpose Digital I/O Pin IOE2
E9IOE9Digital_IOGeneral Purpose Digital I/O Pin IOE9
E10GPIO203/QSPI0_IN_IO3Digital_IO信号端子 GPIO203/QSPI0_IN_IO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO203/QSPI0_IN_IO3。対応バス/インターフェース: SPI。
F1VTR_PLLDigital_IO信号端子 VTR_PLL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR_PLL。対応バス/インターフェース: General。
F2GPIO015/ICT10[BSTRAP]Digital_IO信号端子 GPIO015/ICT10[BSTRAP]（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO015/ICT10[BSTRAP]。対応バス/インターフェース: General。
F9IOF9Digital_IOGeneral Purpose Digital I/O Pin IOF9
F10VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
G1JTAG RST#_Digital_IO信号端子 JTAG RST#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: JTAG RST#_。対応バス/インターフェース: SWD/JTAG。
G2GPIO004/I2C00_SCLDigital_IO信号端子 GPIO004/I2C00_SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO004/I2C00_SCL。対応バス/インターフェース: I2C。
G4nRESET_INDigital_IOローアクティブ・ハードウェアリセット端子 (nRESET_IN)：Lowに引くことでコアと全ペリフェラルを初期化します。
G7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
G9GPIO020/QSPI0_IN_CS0#Digital_IO信号端子 GPIO020/QSPI0_IN_CS0#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO020/QSPI0_IN_CS0#。対応バス/インターフェース: SPI。
G10GPIO157/LED1Digital_IO信号端子 GPIO157/LED1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO157/LED1。対応バス/インターフェース: General。
H1GPIO063/SP1_ALT_CLKDigital_IO信号端子 GPIO063/SP1_ALT_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO063/SP1_ALT_CLK。対応バス/インターフェース: General。
H2GPIO050/ICT0Digital_IO信号端子 GPIO050/ICT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO050/ICT0。対応バス/インターフェース: General。
H9JTAG_RST#Digital_IO信号端子 JTAG_RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: JTAG_RST#。対応バス/インターフェース: SWD/JTAG。
H10nRESET_INDigital_IOローアクティブ・ハードウェアリセット端子 (nRESET_IN)：Lowに引くことでコアと全ペリフェラルを初期化します。
J1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
J2IOJ2Digital_IOGeneral Purpose Digital I/O Pin IOJ2
J3GPIO012(EXTRST#)Digital_IO信号端子 GPIO012(EXTRST#)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO012(EXTRST#)。対応バス/インターフェース: General。
J4GPIO057/VCC_PWRGDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (GPIO057/VCC_PWRGD、最大定格: 5.5V) です。
J5GPIO053/PWM0Digital_IO信号端子 GPIO053/PWM0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO053/PWM0。対応バス/インターフェース: PWM。
J6IOJ6Digital_IOGeneral Purpose Digital I/O Pin IOJ6
J7GPIO127/SP1_ALT_IO2Digital_IO信号端子 GPIO127/SP1_ALT_IO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO127/SP1_ALT_IO2。対応バス/インターフェース: General。
J8GPIO170[JTAG_STRAP]Digital_IO信号端子 GPIO170[JTAG_STRAP]（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO170[JTAG_STRAP]。対応バス/インターフェース: SWD/JTAG。
J9IOJ9Digital_IOGeneral Purpose Digital I/O Pin IOJ9
J10GPIO156/LED0Digital_IO信号端子 GPIO156/LED0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO156/LED0。対応バス/インターフェース: General。
K2GPIO027/ALT_TFDP_CLKDigital_IO信号端子 GPIO027/ALT_TFDP_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO027/ALT_TFDP_CLK。対応バス/インターフェース: General。
K3GPIO047/SP1_ALT_IO1Digital_IO信号端子 GPIO047/SP1_ALT_IO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO047/SP1_ALT_IO1。対応バス/インターフェース: General。
K4VR_CAPDigital_IO信号端子 VR_CAP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VR_CAP。対応バス/インターフェース: General。
K5IOK5Digital_IOGeneral Purpose Digital I/O Pin IOK5
K6IOK6Digital_IOGeneral Purpose Digital I/O Pin IOK6
K7GPIO013/SP1_ALT_IO3Digital_IO信号端子 GPIO013/SP1_ALT_IO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO013/SP1_ALT_IO3。対応バス/インターフェース: General。
K8IOK8Digital_IOGeneral Purpose Digital I/O Pin IOK8
K9VTR_PLLDigital_IO信号端子 VTR_PLL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR_PLL。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード