ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CEC1736-S0-I/2HW-PROTO

MICROCHIPID: C17395727VFBGA-64(5.5x5.5) · 64 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5))A2GPIO143/I2C0A3IOA3A4IOA4A5VSSA6IOA6A7GPIO022/QSPIA8GPIO023/QSPIA9IOA9B1IOB1B2IOB2B3IOB3B4IOB4B5VSSB6GPIO253/TST_B7IOB7B8VTR1B9IOB9B10GPIO204/QSPIC1GPIO140/I2C0C2GPIO046/SP1_C9GPIO202/QSPIC10GPIO250/SPI0D1VR_CAPD2GPIO132/I2C0D4VTR_ANALOGD7VTR_REGD9VSSD10IOD10E1IOE1E2IOE2E9IOE9E10GPIO203/QSPIK9VTR_PLLK8IOK8K7GPIO013/SP1_K6IOK6K5IOK5K4VR_CAPK3GPIO047/SP1_K2GPIO027/ALT_J10GPIO156/LED0J9IOJ9J8GPIO170[JTAGJ7GPIO127/SP1_J6IOJ6J5GPIO053/PWM0J4GPIO057/VCC_J3GPIO012(EXTRJ2IOJ2J1VSSH10nRESET_INH9JTAG_RST#H2GPIO050/ICT0H1GPIO063/SP1_G10GPIO157/LED1G9GPIO020/QSPIG7VSSG4nRESET_ING2GPIO004/I2C0G1JTAG RST#_F10VSSF9IOF9F2GPIO015/ICT1F1VTR_PLLGrid Pitch = 2.54mm (IEEE-315)-20.3-15.2-10.2-5.105.110.215.220.345.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D-FOOTPRINT
B1C1D1E1F1G1H1J1A2B2C2D2E2F2G2H2J2K2A3B3J3K3A4B4D4G4J4K4A5B5J5K5A6B6J6K6A7B7D7G7J7K7A8B8J8K8A9B9C9D9E9F9G9H9J9K9B10C10D10E10F10G10H10J10E=5.50mm · Pitch e=0.50mmD=5.50mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 5.50mm × 5.50mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (64/64)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A2GPIO143/I2C04_SDAI/OMultiplex-I/O- & Peripherie-Pin GPIO143/I2C04_SDA (I2C)
A3IOA3I/OGeneral Purpose Digital I/O Pin IOA3
A4IOA4I/OGeneral Purpose Digital I/O Pin IOA4
A5VSSGNDMasseanschluss (VSS)
A6IOA6I/OGeneral Purpose Digital I/O Pin IOA6
A7GPIO022/QSPI0_IN_IO1I/OMultiplex-I/O- & Peripherie-Pin GPIO022/QSPI0_IN_IO1 (SPI)
A8GPIO023/QSPI0_IN_IO0I/OMultiplex-I/O- & Peripherie-Pin GPIO023/QSPI0_IN_IO0 (SPI)
A9IOA9I/OGeneral Purpose Digital I/O Pin IOA9
B1IOB1I/OGeneral Purpose Digital I/O Pin IOB1
B2IOB2I/OGeneral Purpose Digital I/O Pin IOB2
B3IOB3I/OGeneral Purpose Digital I/O Pin IOB3
B4IOB4I/OGeneral Purpose Digital I/O Pin IOB4
B5VSSGNDMasseanschluss (VSS)
B6GPIO253/TST_CLK_OUTI/OMultiplex-I/O- & Peripherie-Pin GPIO253/TST_CLK_OUT (General)
B7IOB7I/OGeneral Purpose Digital I/O Pin IOB7
B8VTR1I/OMultiplex-I/O- & Peripherie-Pin VTR1 (General)
B9IOB9I/OGeneral Purpose Digital I/O Pin IOB9
B10GPIO204/QSPI0_IN_CLKI/OMultiplex-I/O- & Peripherie-Pin GPIO204/QSPI0_IN_CLK (SPI)
C1GPIO140/I2C06_SCLI/OMultiplex-I/O- & Peripherie-Pin GPIO140/I2C06_SCL (I2C)
C2GPIO046/SP1_ALT_CS#I/OMultiplex-I/O- & Peripherie-Pin GPIO046/SP1_ALT_CS# (General)
C9GPIO202/QSPI0_IN_IO2I/OMultiplex-I/O- & Peripherie-Pin GPIO202/QSPI0_IN_IO2 (SPI)
C10GPIO250/SPI0PER_CS#I/OMultiplex-I/O- & Peripherie-Pin GPIO250/SPI0PER_CS# (SPI)
D1VR_CAPI/OMultiplex-I/O- & Peripherie-Pin VR_CAP (General)
D2GPIO132/I2C06_SDAI/OMultiplex-I/O- & Peripherie-Pin GPIO132/I2C06_SDA (I2C)
D4VTR_ANALOGI/OMultiplex-I/O- & Peripherie-Pin VTR_ANALOG (General)
D7VTR_REGI/OMultiplex-I/O- & Peripherie-Pin VTR_REG (General)
D9VSSGNDMasseanschluss (VSS)
D10IOD10I/OGeneral Purpose Digital I/O Pin IOD10
E1IOE1I/OGeneral Purpose Digital I/O Pin IOE1
E2IOE2I/OGeneral Purpose Digital I/O Pin IOE2
E9IOE9I/OGeneral Purpose Digital I/O Pin IOE9
E10GPIO203/QSPI0_IN_IO3I/OMultiplex-I/O- & Peripherie-Pin GPIO203/QSPI0_IN_IO3 (SPI)
F1VTR_PLLI/OMultiplex-I/O- & Peripherie-Pin VTR_PLL (General)
F2GPIO015/ICT10[BSTRAP]I/OMultiplex-I/O- & Peripherie-Pin GPIO015/ICT10[BSTRAP] (General)
F9IOF9I/OGeneral Purpose Digital I/O Pin IOF9
F10VSSGNDMasseanschluss (VSS)
G1JTAG RST#_I/OMultiplex-I/O- & Peripherie-Pin JTAG RST#_ (SWD/JTAG)
G2GPIO004/I2C00_SCLI/OMultiplex-I/O- & Peripherie-Pin GPIO004/I2C00_SCL (I2C)
G4nRESET_INISystemfreigabe & Hardware-Reset (nRESET_IN)
G7VSSGNDMasseanschluss (VSS)
G9GPIO020/QSPI0_IN_CS0#I/OMultiplex-I/O- & Peripherie-Pin GPIO020/QSPI0_IN_CS0# (SPI)
G10GPIO157/LED1I/OMultiplex-I/O- & Peripherie-Pin GPIO157/LED1 (General)
H1GPIO063/SP1_ALT_CLKI/OMultiplex-I/O- & Peripherie-Pin GPIO063/SP1_ALT_CLK (General)
H2GPIO050/ICT0I/OMultiplex-I/O- & Peripherie-Pin GPIO050/ICT0 (General)
H9JTAG_RST#I/OMultiplex-I/O- & Peripherie-Pin JTAG_RST# (SWD/JTAG)
H10nRESET_INISystemfreigabe & Hardware-Reset (nRESET_IN)
J1VSSGNDMasseanschluss (VSS)
J2IOJ2I/OGeneral Purpose Digital I/O Pin IOJ2
J3GPIO012(EXTRST#)I/OMultiplex-I/O- & Peripherie-Pin GPIO012(EXTRST#) (General)
J4GPIO057/VCC_PWRGDPowerVersorgungsspannungseingang (GPIO057/VCC_PWRGD — 3.3V / 5.0V Standard Logic)
J5GPIO053/PWM0I/OMultiplex-I/O- & Peripherie-Pin GPIO053/PWM0 (PWM)
J6IOJ6I/OGeneral Purpose Digital I/O Pin IOJ6
J7GPIO127/SP1_ALT_IO2I/OMultiplex-I/O- & Peripherie-Pin GPIO127/SP1_ALT_IO2 (General)
J8GPIO170[JTAG_STRAP]I/OMultiplex-I/O- & Peripherie-Pin GPIO170[JTAG_STRAP] (SWD/JTAG)
J9IOJ9I/OGeneral Purpose Digital I/O Pin IOJ9
J10GPIO156/LED0I/OMultiplex-I/O- & Peripherie-Pin GPIO156/LED0 (General)
K2GPIO027/ALT_TFDP_CLKI/OMultiplex-I/O- & Peripherie-Pin GPIO027/ALT_TFDP_CLK (General)
K3GPIO047/SP1_ALT_IO1I/OMultiplex-I/O- & Peripherie-Pin GPIO047/SP1_ALT_IO1 (General)
K4VR_CAPI/OMultiplex-I/O- & Peripherie-Pin VR_CAP (General)
K5IOK5I/OGeneral Purpose Digital I/O Pin IOK5
K6IOK6I/OGeneral Purpose Digital I/O Pin IOK6
K7GPIO013/SP1_ALT_IO3I/OMultiplex-I/O- & Peripherie-Pin GPIO013/SP1_ALT_IO3 (General)
K8IOK8I/OGeneral Purpose Digital I/O Pin IOK8
K9VTR_PLLI/OMultiplex-I/O- & Peripherie-Pin VTR_PLL (General)
PIN A2 GPIO143/I2C04_SDA
I/O
Multiplex-I/O- & Peripherie-Pin GPIO143/I2C04_SDA (I2C)
Designhinweis: Signal terminal GPIO143/I2C04_SDA (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: GPIO143/I2C04_SDA. Supported peripheral buses: I2C.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CEC1736-S0-I/2HW-PROTO (MICROCHIP · VFBGA-64(5.5x5.5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (64 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 4. Gehäuseabmessungen (D×E×A)
VFBGA-64(5.5x5.5) · 5.50×5.50mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (64 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)
Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für CEC1736
P1 · p01_fig01377×200px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Real Time Platform Root of Trust Controllers
Real Time Platform Root of Trust Controllers
P44 · p44_fig011777×2084px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-1: 2HW Package Dimensions, Sheet 1
FIGURE 2-1: 2HW Package Dimensions, Sheet 1
P47 · p47_fig011595×1858px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-4: 2ZW Package Dimensions, Sheet 1
FIGURE 2-4: 2ZW Package Dimensions, Sheet 1
P47 · p47_fig01P47
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — Datasheet Page 47 (p47_fig01)
Datasheet Page 47 (p47_fig01)
P48 · p48_fig011596×962px
CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) — FIGURE 2-5: 2ZW Package Dimensions, Sheet 2
FIGURE 2-5: 2ZW Package Dimensions, Sheet 2

Elektrische Spezifikationen & Bauteildetails (CEC1736-S0-I/2HW-PROTO)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.50 × 5.50 × 0.80 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, UART, SPI, I2C, PWM, JTAG / SWD, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
96 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.50 × 5.50 × 0.80 mm (A1=0.22 mm)
Gehäusefamilie: BGA (VFBGA-64(5.5x5.5))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, UART, SPI, I2C, PWM, JTAG / SWD, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol64 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint64 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (VFBGA-64(5.5x5.5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.50 × 5.50 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.80mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.22 × 0.22 mm
Pins / Gesamt-PadsTopology
64P / 64Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
VFBGA-64(5.5x5.5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5))?

Das Bauteil CEC1736-S0-I/2HW-PROTO von MICROCHIP im VFBGA-64(5.5x5.5)-Gehäuse besitzt 64 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: A2 (GPIO143/I2C04_SDA: Multiplex-I/O- & Peripherie-Pin GPIO143/I2C04_SDA (I2C)), A3 (IOA3: General Purpose Digital I/O Pin IOA3), A4 (IOA4: General Purpose Digital I/O Pin IOA4), A5 (VSS: Masseanschluss (VSS)), A6 (IOA6: General Purpose Digital I/O Pin IOA6), A7 (GPIO022/QSPI0_IN_IO1: Multiplex-I/O- & Peripherie-Pin GPIO022/QSPI0_IN_IO1 (SPI)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CEC1736-S0-I/2HW-PROTO?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CEC1736-S0-I/2HW-PROTO (VFBGA-64(5.5x5.5)) 5.50 × 5.50 mm bei einem Pitch e = 0.50 mm und 64 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CEC1736-S0-I/2HW-PROTO heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CEC1736-S0-I/2HW-PROTO (MICROCHIP, VFBGA-64(5.5x5.5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (64 Pins) & CEC1736 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A2GPIO143/I2C04_SDADigital_IOSignalanschluss GPIO143/I2C04_SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO143/I2C04_SDA. Unterstützte Bus-Schnittstellen: I2C.
A3IOA3Digital_IOGeneral Purpose Digital I/O Pin IOA3
A4IOA4Digital_IOGeneral Purpose Digital I/O Pin IOA4
A5VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
A6IOA6Digital_IOGeneral Purpose Digital I/O Pin IOA6
A7GPIO022/QSPI0_IN_IO1Digital_IOSignalanschluss GPIO022/QSPI0_IN_IO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO022/QSPI0_IN_IO1. Unterstützte Bus-Schnittstellen: SPI.
A8GPIO023/QSPI0_IN_IO0Digital_IOSignalanschluss GPIO023/QSPI0_IN_IO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO023/QSPI0_IN_IO0. Unterstützte Bus-Schnittstellen: SPI.
A9IOA9Digital_IOGeneral Purpose Digital I/O Pin IOA9
B1IOB1Digital_IOGeneral Purpose Digital I/O Pin IOB1
B2IOB2Digital_IOGeneral Purpose Digital I/O Pin IOB2
B3IOB3Digital_IOGeneral Purpose Digital I/O Pin IOB3
B4IOB4Digital_IOGeneral Purpose Digital I/O Pin IOB4
B5VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
B6GPIO253/TST_CLK_OUTDigital_IOSignalanschluss GPIO253/TST_CLK_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO253/TST_CLK_OUT. Unterstützte Bus-Schnittstellen: General.
B7IOB7Digital_IOGeneral Purpose Digital I/O Pin IOB7
B8VTR1Digital_IOSignalanschluss VTR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR1. Unterstützte Bus-Schnittstellen: General.
B9IOB9Digital_IOGeneral Purpose Digital I/O Pin IOB9
B10GPIO204/QSPI0_IN_CLKDigital_IOSignalanschluss GPIO204/QSPI0_IN_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO204/QSPI0_IN_CLK. Unterstützte Bus-Schnittstellen: SPI.
C1GPIO140/I2C06_SCLDigital_IOSignalanschluss GPIO140/I2C06_SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO140/I2C06_SCL. Unterstützte Bus-Schnittstellen: I2C.
C2GPIO046/SP1_ALT_CS#Digital_IOSignalanschluss GPIO046/SP1_ALT_CS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO046/SP1_ALT_CS#. Unterstützte Bus-Schnittstellen: General.
C9GPIO202/QSPI0_IN_IO2Digital_IOSignalanschluss GPIO202/QSPI0_IN_IO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO202/QSPI0_IN_IO2. Unterstützte Bus-Schnittstellen: SPI.
C10GPIO250/SPI0PER_CS#Digital_IOSignalanschluss GPIO250/SPI0PER_CS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO250/SPI0PER_CS#. Unterstützte Bus-Schnittstellen: SPI.
D1VR_CAPDigital_IOSignalanschluss VR_CAP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VR_CAP. Unterstützte Bus-Schnittstellen: General.
D2GPIO132/I2C06_SDADigital_IOSignalanschluss GPIO132/I2C06_SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO132/I2C06_SDA. Unterstützte Bus-Schnittstellen: I2C.
D4VTR_ANALOGDigital_IOSignalanschluss VTR_ANALOG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR_ANALOG. Unterstützte Bus-Schnittstellen: General.
D7VTR_REGDigital_IOSignalanschluss VTR_REG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR_REG. Unterstützte Bus-Schnittstellen: General.
D9VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
D10IOD10Digital_IOGeneral Purpose Digital I/O Pin IOD10
E1IOE1Digital_IOGeneral Purpose Digital I/O Pin IOE1
E2IOE2Digital_IOGeneral Purpose Digital I/O Pin IOE2
E9IOE9Digital_IOGeneral Purpose Digital I/O Pin IOE9
E10GPIO203/QSPI0_IN_IO3Digital_IOSignalanschluss GPIO203/QSPI0_IN_IO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO203/QSPI0_IN_IO3. Unterstützte Bus-Schnittstellen: SPI.
F1VTR_PLLDigital_IOSignalanschluss VTR_PLL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR_PLL. Unterstützte Bus-Schnittstellen: General.
F2GPIO015/ICT10[BSTRAP]Digital_IOSignalanschluss GPIO015/ICT10[BSTRAP] (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO015/ICT10[BSTRAP]. Unterstützte Bus-Schnittstellen: General.
F9IOF9Digital_IOGeneral Purpose Digital I/O Pin IOF9
F10VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
G1JTAG RST#_Digital_IOSignalanschluss JTAG RST#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: JTAG RST#_. Unterstützte Bus-Schnittstellen: SWD/JTAG.
G2GPIO004/I2C00_SCLDigital_IOSignalanschluss GPIO004/I2C00_SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO004/I2C00_SCL. Unterstützte Bus-Schnittstellen: I2C.
G4nRESET_INDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (nRESET_IN): Low-Pegel setzt Prozessorkern und Peripherie zurück.
G7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
G9GPIO020/QSPI0_IN_CS0#Digital_IOSignalanschluss GPIO020/QSPI0_IN_CS0# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO020/QSPI0_IN_CS0#. Unterstützte Bus-Schnittstellen: SPI.
G10GPIO157/LED1Digital_IOSignalanschluss GPIO157/LED1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO157/LED1. Unterstützte Bus-Schnittstellen: General.
H1GPIO063/SP1_ALT_CLKDigital_IOSignalanschluss GPIO063/SP1_ALT_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO063/SP1_ALT_CLK. Unterstützte Bus-Schnittstellen: General.
H2GPIO050/ICT0Digital_IOSignalanschluss GPIO050/ICT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO050/ICT0. Unterstützte Bus-Schnittstellen: General.
H9JTAG_RST#Digital_IOSignalanschluss JTAG_RST# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: JTAG_RST#. Unterstützte Bus-Schnittstellen: SWD/JTAG.
H10nRESET_INDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (nRESET_IN): Low-Pegel setzt Prozessorkern und Peripherie zurück.
J1VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
J2IOJ2Digital_IOGeneral Purpose Digital I/O Pin IOJ2
J3GPIO012(EXTRST#)Digital_IOSignalanschluss GPIO012(EXTRST#) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO012(EXTRST#). Unterstützte Bus-Schnittstellen: General.
J4GPIO057/VCC_PWRGDPower_InPositiver Versorgungseingang (GPIO057/VCC_PWRGD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
J5GPIO053/PWM0Digital_IOSignalanschluss GPIO053/PWM0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO053/PWM0. Unterstützte Bus-Schnittstellen: PWM.
J6IOJ6Digital_IOGeneral Purpose Digital I/O Pin IOJ6
J7GPIO127/SP1_ALT_IO2Digital_IOSignalanschluss GPIO127/SP1_ALT_IO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO127/SP1_ALT_IO2. Unterstützte Bus-Schnittstellen: General.
J8GPIO170[JTAG_STRAP]Digital_IOSignalanschluss GPIO170[JTAG_STRAP] (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO170[JTAG_STRAP]. Unterstützte Bus-Schnittstellen: SWD/JTAG.
J9IOJ9Digital_IOGeneral Purpose Digital I/O Pin IOJ9
J10GPIO156/LED0Digital_IOSignalanschluss GPIO156/LED0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO156/LED0. Unterstützte Bus-Schnittstellen: General.
K2GPIO027/ALT_TFDP_CLKDigital_IOSignalanschluss GPIO027/ALT_TFDP_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO027/ALT_TFDP_CLK. Unterstützte Bus-Schnittstellen: General.
K3GPIO047/SP1_ALT_IO1Digital_IOSignalanschluss GPIO047/SP1_ALT_IO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO047/SP1_ALT_IO1. Unterstützte Bus-Schnittstellen: General.
K4VR_CAPDigital_IOSignalanschluss VR_CAP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VR_CAP. Unterstützte Bus-Schnittstellen: General.
K5IOK5Digital_IOGeneral Purpose Digital I/O Pin IOK5
K6IOK6Digital_IOGeneral Purpose Digital I/O Pin IOK6
K7GPIO013/SP1_ALT_IO3Digital_IOSignalanschluss GPIO013/SP1_ALT_IO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO013/SP1_ALT_IO3. Unterstützte Bus-Schnittstellen: General.
K8IOK8Digital_IOGeneral Purpose Digital I/O Pin IOK8
K9VTR_PLLDigital_IOSignalanschluss VTR_PLL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR_PLL. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload