ChipDocs.org
⌘K
2284 部品PDFアップロード
CH558L (TQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH558L

WCHID: C139617TQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH558L (TQFP-48(7x7))1P5 1 .2bP4_DRV3bSPI0_PINX_4P5 4 .5P4.5/A56IO37P3.1/TXD8P3.2/LED0/IN9P3.3/LED1/!A10P3.4/LEDC/XC11P3.5/DA6/T112P3.6/WR13P3.7/RD14P4.3/A315P4.2/PWM3_/C16P4.6/XI/SCS_17P4.7/XO/SCK_18GND/VSS19P4.1/A120P4.0/LED2/A021P2.0/A822P2.1/A923P2.2/A1024P2.3/A1148P1.5/AIN5/MO47P1.4/AIN4/SC46P1.3/AIN345P1.2/AIN2/PW44P1.1/AIN1/T243P1.0/AIN0/T242VDD3341VIN540P0.0/AD0/UDT39P0.1/AD1/URT38P0.2/AD2/RXD37P0.3/AD3/TXD36P0.4/AD4/UCT35P0.5/AD5/UDS34P0.6/AD6/URI33P0.7/AD7/UDC32P5.0/DM31P5.1/DP30P5.4/ALE/XB29P5.5/!A15/XA28P2.7/TXD1/DA27P2.6/RXD1/A126IO2125P2.4/A12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P5 1 .I/OマルチプレクスI/O・ペリフェラル端子 P5 1 . (General)
2bP4_DRVI/OマルチプレクスI/O・ペリフェラル端子 bP4_DRV (General)
3bSPI0_PINX_I/OマルチプレクスI/O・ペリフェラル端子 bSPI0_PINX_ (General)
4P5 4 .I/OマルチプレクスI/O・ペリフェラル端子 P5 4 . (General)
5P4.5/A5I/OマルチプレクスI/O・ペリフェラル端子 P4.5/A5 (General)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7P3.1/TXDI/OマルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART)
8P3.2/LED0/INT0I/OマルチプレクスI/O・ペリフェラル端子 P3.2/LED0/INT0 (General)
9P3.3/LED1/!A15/INT1I/OマルチプレクスI/O・ペリフェラル端子 P3.3/LED1/!A15/INT1 (General)
10P3.4/LEDC/XCS0/T0I/OマルチプレクスI/O・ペリフェラル端子 P3.4/LEDC/XCS0/T0 (General)
11P3.5/DA6/T1I/OマルチプレクスI/O・ペリフェラル端子 P3.5/DA6/T1 (General)
12P3.6/WRI/OマルチプレクスI/O・ペリフェラル端子 P3.6/WR (General)
13P3.7/RDI/OマルチプレクスI/O・ペリフェラル端子 P3.7/RD (General)
14P4.3/A3I/OマルチプレクスI/O・ペリフェラル端子 P4.3/A3 (General)
15P4.2/PWM3_/CAP3_/A2I/OマルチプレクスI/O・ペリフェラル端子 P4.2/PWM3_/CAP3_/A2 (PWM)
16P4.6/XI/SCS_I/OマルチプレクスI/O・ペリフェラル端子 P4.6/XI/SCS_ (RTC/CLK)
17P4.7/XO/SCK_I/OマルチプレクスI/O・ペリフェラル端子 P4.7/XO/SCK_ (SPI, RTC/CLK)
18GND/VSSGNDグラウンド基準端子 (GND/VSS)
19P4.1/A1I/OマルチプレクスI/O・ペリフェラル端子 P4.1/A1 (General)
20P4.0/LED2/A0/RXD1I/OマルチプレクスI/O・ペリフェラル端子 P4.0/LED2/A0/RXD1 (UART)
21P2.0/A8I/OマルチプレクスI/O・ペリフェラル端子 P2.0/A8 (General)
22P2.1/A9I/OマルチプレクスI/O・ペリフェラル端子 P2.1/A9 (General)
23P2.2/A10I/OマルチプレクスI/O・ペリフェラル端子 P2.2/A10 (General)
24P2.3/A11I/OマルチプレクスI/O・ペリフェラル端子 P2.3/A11 (General)
25P2.4/A12I/OマルチプレクスI/O・ペリフェラル端子 P2.4/A12 (General)
26IO21I/OGPIO21 / RTC_GPIO21
27P2.6/RXD1/A14I/OマルチプレクスI/O・ペリフェラル端子 P2.6/RXD1/A14 (UART)
28P2.7/TXD1/DA7/A15I/OマルチプレクスI/O・ペリフェラル端子 P2.7/TXD1/DA7/A15 (UART)
29P5.5/!A15/XAI/OマルチプレクスI/O・ペリフェラル端子 P5.5/!A15/XA (General)
30P5.4/ALE/XBI/OマルチプレクスI/O・ペリフェラル端子 P5.4/ALE/XB (General)
31P5.1/DPI/OマルチプレクスI/O・ペリフェラル端子 P5.1/DP (General)
32P5.0/DMI/OマルチプレクスI/O・ペリフェラル端子 P5.0/DM (General)
33P0.7/AD7/UDCDI/OマルチプレクスI/O・ペリフェラル端子 P0.7/AD7/UDCD (General)
34P0.6/AD6/URII/OマルチプレクスI/O・ペリフェラル端子 P0.6/AD6/URI (General)
35P0.5/AD5/UDSRI/OマルチプレクスI/O・ペリフェラル端子 P0.5/AD5/UDSR (General)
36P0.4/AD4/UCTSI/OマルチプレクスI/O・ペリフェラル端子 P0.4/AD4/UCTS (General)
37P0.3/AD3/TXDI/OマルチプレクスI/O・ペリフェラル端子 P0.3/AD3/TXD (UART)
38P0.2/AD2/RXDI/OマルチプレクスI/O・ペリフェラル端子 P0.2/AD2/RXD (UART)
39P0.1/AD1/URTSI/OマルチプレクスI/O・ペリフェラル端子 P0.1/AD1/URTS (General)
40P0.0/AD0/UDTRI/OマルチプレクスI/O・ペリフェラル端子 P0.0/AD0/UDTR (General)
41VIN5Power電源供給入力 (VIN5 — 3.3V / 5.0V Standard Logic)
42VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
43P1.0/AIN0/T2/CAP1I/OマルチプレクスI/O・ペリフェラル端子 P1.0/AIN0/T2/CAP1 (ADC)
44P1.1/AIN1/T2EX/CAP2I/OマルチプレクスI/O・ペリフェラル端子 P1.1/AIN1/T2EX/CAP2 (ADC)
45P1.2/AIN2/PWM3/CAP3I/OマルチプレクスI/O・ペリフェラル端子 P1.2/AIN2/PWM3/CAP3 (ADC, PWM)
46P1.3/AIN3I/OマルチプレクスI/O・ペリフェラル端子 P1.3/AIN3 (ADC)
47P1.4/AIN4/SCSI/OマルチプレクスI/O・ペリフェラル端子 P1.4/AIN4/SCS (ADC)
48P1.5/AIN5/MOSII/OマルチプレクスI/O・ペリフェラル端子 P1.5/AIN5/MOSI (SPI, ADC)
PIN 1 P5 1 .
I/O
マルチプレクスI/O・ペリフェラル端子 P5 1 . (General)
設計上の注意点: Signal terminal P5 1 . (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P5 1 .. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH558L (WCH · TQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH558L (TQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH558L (TQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH558L (TQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH558L (TQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH558L (TQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH558L (TQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH558 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig011745×916px
CH558L (TQFP-48(7x7)) — CH558 内置了ADC 模数转换、4 组定时器和PWM、双异步串口、SPI、USB 设备控制器和全速收发 器等功能模块。
CH558 内置了ADC 模数转换、4 组定时器和PWM、双异步串口、SPI、USB 设备控制器和全速收发 器等功能模块。
P2 · p02_fig011752×1371px
CH558L (TQFP-48(7x7)) — 电源输入。支持低功耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号，支持ID 号和校验。
电源输入。支持低功耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号，支持ID 号和校验。
P2 · p02_fig01P2
CH558L (TQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P46 · p46_fig011757×2656px
CH558L (TQFP-48(7x7)) — CH558 手册 46 | 为1 则转为TNOW 输出，输出正在发送的状态，可以用于 控制RS485 等半双工模式的收发切换 | 5 bMCR_AUTO_FLOW RW | 0 | 4 bMCR_LOOP RW | 内部回路的测试模式使能位，该位为0 禁止内部回路测 试；该位为1 使能内部回路测试。 在内部回路的测试模式下，串口所有对外输出引脚均为无 效状态，TXD1 内部返回到RXD1，RTS 内部返回到CTS，DTR 内部返回到DSR，OUT1 内部返回到RI，OUT2
CH558 手册 46 | 为1 则转为TNOW 输出，输出正在发送的状态，可以用于 控制RS485 等半双工模式的收发切换 | 5 bMCR_AUTO_FLOW RW | 0 | 4 bMCR_LOOP RW | 内部回路的测试模式使能位，该位为0 禁止内部回路测 试；该位为1 使能内部回路测试。 在内部回路的测试模式下，串口所有对外输出引脚均为无 效状态，TXD1 内部返回到RXD1，RTS 内部返回到CTS，DTR 内部返回到DSR，OUT1 内部返回到RI，OUT2
P47 · p47_fig011757×1008px
CH558L (TQFP-48(7x7)) — CH558 手册 47 | 调制解调器MODEM 状态寄存器(SER1_MSR)： | 位 名称 访问 描述 复位值 | 7 bMSR_DCD R0 该位是DCD 引脚的位反，为1 表示DCD 引脚有效(低电平有效) 1 | 6 bMSR_RI R0 该位是RI 引脚的位反，为1 表示RI 引脚有效(低电平有效) 1 | 5 bMSR_DSR R0 该位是DSR 引脚的位反，为1 表示DSR 引脚有效(低电平有效) 1 | 4 bMSR_CTS R0 该位是CTS 引脚的位反
CH558 手册 47 | 调制解调器MODEM 状态寄存器(SER1_MSR)： | 位 名称 访问 描述 复位值 | 7 bMSR_DCD R0 该位是DCD 引脚的位反，为1 表示DCD 引脚有效(低电平有效) 1 | 6 bMSR_RI R0 该位是RI 引脚的位反，为1 表示RI 引脚有效(低电平有效) 1 | 5 bMSR_DSR R0 该位是DSR 引脚的位反，为1 表示DSR 引脚有效(低电平有效) 1 | 4 bMSR_CTS R0 该位是CTS 引脚的位反
P47 · p47_fig021757×734px
CH558L (TQFP-48(7x7)) — 位 名称 访问 描述 复位值 | [7:0] SER1_DLL RW SER1_DLL 是低字节，SER1_DLM 是高字节，两者组成16 位除数，用于由16 位计数器构成的串口波特率产生器。 只有当bLCR_DLAB 为1 时，才能读写这两个寄存器。 该除数 = Fsys * 2 / SER1_DIV / 16 / 波特率 | xxh | [7:0] SER1_DLM RW 80h | UART1 预分频除数寄存器(SER1_DIV)，仅当bLCR_DLAB=1 时有效：
位 名称 访问 描述 复位值 | [7:0] SER1_DLL RW SER1_DLL 是低字节，SER1_DLM 是高字节，两者组成16 位除数，用于由16 位计数器构成的串口波特率产生器。 只有当bLCR_DLAB 为1 时，才能读写这两个寄存器。 该除数 = Fsys * 2 / SER1_DIV / 16 / 波特率 | xxh | [7:0] SER1_DLM RW 80h | UART1 预分频除数寄存器(SER1_DIV)，仅当bLCR_DLAB=1 时有效：

電気仕様 & 部品詳細スペック (CH558L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH558L (TQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
12MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH558 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (TQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH558L (TQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH558L (TQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH558L (TQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (P5 1 .: マルチプレクスI/O・ペリフェラル端子 P5 1 . (General)), 2 (bP4_DRV: マルチプレクスI/O・ペリフェラル端子 bP4_DRV (General)), 3 (bSPI0_PINX_: マルチプレクスI/O・ペリフェラル端子 bSPI0_PINX_ (General)), 4 (P5 4 .: マルチプレクスI/O・ペリフェラル端子 P5 4 . (General)), 5 (P4.5/A5: マルチプレクスI/O・ペリフェラル端子 P4.5/A5 (General)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

CH558L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH558L (TQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH558L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH558L (WCH, TQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH558 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P5 1 .Digital_IO信号端子 P5 1 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5 1 .。対応バス/インターフェース: General。
2bP4_DRVDigital_IO信号端子 bP4_DRV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: bP4_DRV。対応バス/インターフェース: General。
3bSPI0_PINX_Digital_IO信号端子 bSPI0_PINX_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: bSPI0_PINX_。対応バス/インターフェース: General。
4P5 4 .Digital_IO信号端子 P5 4 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5 4 .。対応バス/インターフェース: General。
5P4.5/A5Digital_IO信号端子 P4.5/A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.5/A5。対応バス/インターフェース: General。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7P3.1/TXDDigital_IO信号端子 P3.1/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。
8P3.2/LED0/INT0Digital_IO信号端子 P3.2/LED0/INT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.2/LED0/INT0。対応バス/インターフェース: General。
9P3.3/LED1/!A15/INT1Digital_IO信号端子 P3.3/LED1/!A15/INT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/LED1/!A15/INT1。対応バス/インターフェース: General。
10P3.4/LEDC/XCS0/T0Digital_IO信号端子 P3.4/LEDC/XCS0/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/LEDC/XCS0/T0。対応バス/インターフェース: General。
11P3.5/DA6/T1Digital_IO信号端子 P3.5/DA6/T1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5/DA6/T1。対応バス/インターフェース: General。
12P3.6/WRDigital_IO信号端子 P3.6/WR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6/WR。対応バス/インターフェース: General。
13P3.7/RDDigital_IO信号端子 P3.7/RD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7/RD。対応バス/インターフェース: General。
14P4.3/A3Digital_IO信号端子 P4.3/A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.3/A3。対応バス/インターフェース: General。
15P4.2/PWM3_/CAP3_/A2Digital_IO信号端子 P4.2/PWM3_/CAP3_/A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.2/PWM3_/CAP3_/A2。対応バス/インターフェース: PWM。
16P4.6/XI/SCS_Digital_IO信号端子 P4.6/XI/SCS_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.6/XI/SCS_。対応バス/インターフェース: RTC/CLK。
17P4.7/XO/SCK_Digital_IO信号端子 P4.7/XO/SCK_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI, RTC/CLK。
18GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
19P4.1/A1Digital_IO信号端子 P4.1/A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.1/A1。対応バス/インターフェース: General。
20P4.0/LED2/A0/RXD1Digital_IO信号端子 P4.0/LED2/A0/RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.0/LED2/A0/RXD1。対応バス/インターフェース: UART。
21P2.0/A8Digital_IO信号端子 P2.0/A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.0/A8。対応バス/インターフェース: General。
22P2.1/A9Digital_IO信号端子 P2.1/A9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.1/A9。対応バス/インターフェース: General。
23P2.2/A10Digital_IO信号端子 P2.2/A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.2/A10。対応バス/インターフェース: General。
24P2.3/A11Digital_IO信号端子 P2.3/A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.3/A11。対応バス/インターフェース: General。
25P2.4/A12Digital_IO信号端子 P2.4/A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.4/A12。対応バス/インターフェース: General。
26IO21Digital_IOGPIO21 / RTC_GPIO21
27P2.6/RXD1/A14Digital_IO信号端子 P2.6/RXD1/A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.6/RXD1/A14。対応バス/インターフェース: UART。
28P2.7/TXD1/DA7/A15Digital_IO信号端子 P2.7/TXD1/DA7/A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.7/TXD1/DA7/A15。対応バス/インターフェース: UART。
29P5.5/!A15/XADigital_IO信号端子 P5.5/!A15/XA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.5/!A15/XA。対応バス/インターフェース: General。
30P5.4/ALE/XBDigital_IO信号端子 P5.4/ALE/XB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.4/ALE/XB。対応バス/インターフェース: General。
31P5.1/DPDigital_IO信号端子 P5.1/DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1/DP。対応バス/インターフェース: General。
32P5.0/DMDigital_IO信号端子 P5.0/DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0/DM。対応バス/インターフェース: General。
33P0.7/AD7/UDCDDigital_IO信号端子 P0.7/AD7/UDCD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.7/AD7/UDCD。対応バス/インターフェース: General。
34P0.6/AD6/URIDigital_IO信号端子 P0.6/AD6/URI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.6/AD6/URI。対応バス/インターフェース: General。
35P0.5/AD5/UDSRDigital_IO信号端子 P0.5/AD5/UDSR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.5/AD5/UDSR。対応バス/インターフェース: General。
36P0.4/AD4/UCTSDigital_IO信号端子 P0.4/AD4/UCTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.4/AD4/UCTS。対応バス/インターフェース: General。
37P0.3/AD3/TXDDigital_IO信号端子 P0.3/AD3/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.3/AD3/TXD。対応バス/インターフェース: UART。
38P0.2/AD2/RXDDigital_IO信号端子 P0.2/AD2/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.2/AD2/RXD。対応バス/インターフェース: UART。
39P0.1/AD1/URTSDigital_IO信号端子 P0.1/AD1/URTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.1/AD1/URTS。対応バス/インターフェース: General。
40P0.0/AD0/UDTRDigital_IO信号端子 P0.0/AD0/UDTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.0/AD0/UDTR。対応バス/インターフェース: General。
41VIN5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VIN5、最大定格: 5.5V) です。
42VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
43P1.0/AIN0/T2/CAP1Analog信号端子 P1.0/AIN0/T2/CAP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.0/AIN0/T2/CAP1。対応バス/インターフェース: ADC。
44P1.1/AIN1/T2EX/CAP2Analog信号端子 P1.1/AIN1/T2EX/CAP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.1/AIN1/T2EX/CAP2。対応バス/インターフェース: ADC。
45P1.2/AIN2/PWM3/CAP3Analog信号端子 P1.2/AIN2/PWM3/CAP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.2/AIN2/PWM3/CAP3。対応バス/インターフェース: ADC, PWM。
46P1.3/AIN3Analog信号端子 P1.3/AIN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.3/AIN3。対応バス/インターフェース: ADC。
47P1.4/AIN4/SCSAnalog信号端子 P1.4/AIN4/SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.4/AIN4/SCS。対応バス/インターフェース: ADC。
48P1.5/AIN5/MOSIDigital_IO信号端子 P1.5/AIN5/MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI, ADC。
探索部品パッケージメーカーアップロード