![CH558L (TQFP-48(7x7)) — 位 名称 访问 描述 复位值 | [7:0] SER1_DLL RW SER1_DLL 是低字节，SER1_DLM 是高字节，两者组成16 位除数，用于由16 位计数器构成的串口波特率产生器。 只有当bLCR_DLAB 为1 时，才能读写这两个寄存器。 该除数 = Fsys * 2 / SER1_DIV / 16 / 波特率 | xxh | [7:0] SER1_DLM RW 80h | UART1 预分频除数寄存器(SER1_DIV)，仅当bLCR_DLAB=1 时有效：](/api/v1/assets/C139617/extracted/figures/p47_fig02.png)
SSOP-20-208mil · 20P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | P5 1 . | I/O | Multiplex-I/O- & Peripherie-Pin P5 1 . (General) |
| 2 | bP4_DRV | I/O | Multiplex-I/O- & Peripherie-Pin bP4_DRV (General) |
| 3 | bSPI0_PINX_ | I/O | Multiplex-I/O- & Peripherie-Pin bSPI0_PINX_ (General) |
| 4 | P5 4 . | I/O | Multiplex-I/O- & Peripherie-Pin P5 4 . (General) |
| 5 | P4.5/A5 | I/O | Multiplex-I/O- & Peripherie-Pin P4.5/A5 (General) |
| 6 | IO3 | I/O | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | P3.1/TXD | I/O | Multiplex-I/O- & Peripherie-Pin P3.1/TXD (UART) |
| 8 | P3.2/LED0/INT0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.2/LED0/INT0 (General) |
| 9 | P3.3/LED1/!A15/INT1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.3/LED1/!A15/INT1 (General) |
| 10 | P3.4/LEDC/XCS0/T0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.4/LEDC/XCS0/T0 (General) |
| 11 | P3.5/DA6/T1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.5/DA6/T1 (General) |
| 12 | P3.6/WR | I/O | Multiplex-I/O- & Peripherie-Pin P3.6/WR (General) |
| 13 | P3.7/RD | I/O | Multiplex-I/O- & Peripherie-Pin P3.7/RD (General) |
| 14 | P4.3/A3 | I/O | Multiplex-I/O- & Peripherie-Pin P4.3/A3 (General) |
| 15 | P4.2/PWM3_/CAP3_/A2 | I/O | Multiplex-I/O- & Peripherie-Pin P4.2/PWM3_/CAP3_/A2 (PWM) |
| 16 | P4.6/XI/SCS_ | I/O | Multiplex-I/O- & Peripherie-Pin P4.6/XI/SCS_ (RTC/CLK) |
| 17 | P4.7/XO/SCK_ | I/O | Multiplex-I/O- & Peripherie-Pin P4.7/XO/SCK_ (SPI, RTC/CLK) |
| 18 | GND/VSS | GND | Masseanschluss (GND/VSS) |
| 19 | P4.1/A1 | I/O | Multiplex-I/O- & Peripherie-Pin P4.1/A1 (General) |
| 20 | P4.0/LED2/A0/RXD1 | I/O | Multiplex-I/O- & Peripherie-Pin P4.0/LED2/A0/RXD1 (UART) |
| 21 | P2.0/A8 | I/O | Multiplex-I/O- & Peripherie-Pin P2.0/A8 (General) |
| 22 | P2.1/A9 | I/O | Multiplex-I/O- & Peripherie-Pin P2.1/A9 (General) |
| 23 | P2.2/A10 | I/O | Multiplex-I/O- & Peripherie-Pin P2.2/A10 (General) |
| 24 | P2.3/A11 | I/O | Multiplex-I/O- & Peripherie-Pin P2.3/A11 (General) |
| 25 | P2.4/A12 | I/O | Multiplex-I/O- & Peripherie-Pin P2.4/A12 (General) |
| 26 | IO21 | I/O | GPIO21 / RTC_GPIO21 |
| 27 | P2.6/RXD1/A14 | I/O | Multiplex-I/O- & Peripherie-Pin P2.6/RXD1/A14 (UART) |
| 28 | P2.7/TXD1/DA7/A15 | I/O | Multiplex-I/O- & Peripherie-Pin P2.7/TXD1/DA7/A15 (UART) |
| 29 | P5.5/!A15/XA | I/O | Multiplex-I/O- & Peripherie-Pin P5.5/!A15/XA (General) |
| 30 | P5.4/ALE/XB | I/O | Multiplex-I/O- & Peripherie-Pin P5.4/ALE/XB (General) |
| 31 | P5.1/DP | I/O | Multiplex-I/O- & Peripherie-Pin P5.1/DP (General) |
| 32 | P5.0/DM | I/O | Multiplex-I/O- & Peripherie-Pin P5.0/DM (General) |
| 33 | P0.7/AD7/UDCD | I/O | Multiplex-I/O- & Peripherie-Pin P0.7/AD7/UDCD (General) |
| 34 | P0.6/AD6/URI | I/O | Multiplex-I/O- & Peripherie-Pin P0.6/AD6/URI (General) |
| 35 | P0.5/AD5/UDSR | I/O | Multiplex-I/O- & Peripherie-Pin P0.5/AD5/UDSR (General) |
| 36 | P0.4/AD4/UCTS | I/O | Multiplex-I/O- & Peripherie-Pin P0.4/AD4/UCTS (General) |
| 37 | P0.3/AD3/TXD | I/O | Multiplex-I/O- & Peripherie-Pin P0.3/AD3/TXD (UART) |
| 38 | P0.2/AD2/RXD | I/O | Multiplex-I/O- & Peripherie-Pin P0.2/AD2/RXD (UART) |
| 39 | P0.1/AD1/URTS | I/O | Multiplex-I/O- & Peripherie-Pin P0.1/AD1/URTS (General) |
| 40 | P0.0/AD0/UDTR | I/O | Multiplex-I/O- & Peripherie-Pin P0.0/AD0/UDTR (General) |
| 41 | VIN5 | Power | Versorgungsspannungseingang (VIN5 — 3.3V / 5.0V Standard Logic) |
| 42 | VDD33 | Power | Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic) |
| 43 | P1.0/AIN0/T2/CAP1 | I/O | Multiplex-I/O- & Peripherie-Pin P1.0/AIN0/T2/CAP1 (ADC) |
| 44 | P1.1/AIN1/T2EX/CAP2 | I/O | Multiplex-I/O- & Peripherie-Pin P1.1/AIN1/T2EX/CAP2 (ADC) |
| 45 | P1.2/AIN2/PWM3/CAP3 | I/O | Multiplex-I/O- & Peripherie-Pin P1.2/AIN2/PWM3/CAP3 (ADC, PWM) |
| 46 | P1.3/AIN3 | I/O | Multiplex-I/O- & Peripherie-Pin P1.3/AIN3 (ADC) |
| 47 | P1.4/AIN4/SCS | I/O | Multiplex-I/O- & Peripherie-Pin P1.4/AIN4/SCS (ADC) |
| 48 | P1.5/AIN5/MOSI | I/O | Multiplex-I/O- & Peripherie-Pin P1.5/AIN5/MOSI (SPI, ADC) |
PIN 1 P5 1 .
I/OMultiplex-I/O- & Peripherie-Pin P5 1 . (General)
Designhinweis: Signal terminal P5 1 . (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P5 1 .. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
TQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH558
P1 · p01_fig011745×916px
P2 · p02_fig011752×1371px
P2 · p02_fig01P2
P46 · p46_fig011757×2656px
P47 · p47_fig011757×1008px
P47 · p47_fig021757×734px
Elektrische Spezifikationen & Bauteildetails (CH558L)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH558L (TQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.20 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
12MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
Gehäusefamilie: TQFP (TQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint48 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH558 (2)
TQFP-48(7x7) · 48P
Mechanische Abmessungen & Land Pattern (TQFP-48(7x7))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TQFP-48(7x7) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH558L (TQFP-48(7x7))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH558L (TQFP-48(7x7))?
Das Bauteil CH558L von WCH im TQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (P5 1 .: Multiplex-I/O- & Peripherie-Pin P5 1 . (General)), 2 (bP4_DRV: Multiplex-I/O- & Peripherie-Pin bP4_DRV (General)), 3 (bSPI0_PINX_: Multiplex-I/O- & Peripherie-Pin bSPI0_PINX_ (General)), 4 (P5 4 .: Multiplex-I/O- & Peripherie-Pin P5 4 . (General)), 5 (P4.5/A5: Multiplex-I/O- & Peripherie-Pin P4.5/A5 (General)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH558L?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH558L (TQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH558L heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH558L (WCH, TQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH558 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | P5 1 . | Digital_IO | Signalanschluss P5 1 . (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5 1 .. Unterstützte Bus-Schnittstellen: General. |
| 2 | bP4_DRV | Digital_IO | Signalanschluss bP4_DRV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: bP4_DRV. Unterstützte Bus-Schnittstellen: General. |
| 3 | bSPI0_PINX_ | Digital_IO | Signalanschluss bSPI0_PINX_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: bSPI0_PINX_. Unterstützte Bus-Schnittstellen: General. |
| 4 | P5 4 . | Digital_IO | Signalanschluss P5 4 . (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5 4 .. Unterstützte Bus-Schnittstellen: General. |
| 5 | P4.5/A5 | Digital_IO | Signalanschluss P4.5/A5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.5/A5. Unterstützte Bus-Schnittstellen: General. |
| 6 | IO3 | Digital_IO | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | P3.1/TXD | Digital_IO | Signalanschluss P3.1/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/TXD. Unterstützte Bus-Schnittstellen: UART. |
| 8 | P3.2/LED0/INT0 | Digital_IO | Signalanschluss P3.2/LED0/INT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.2/LED0/INT0. Unterstützte Bus-Schnittstellen: General. |
| 9 | P3.3/LED1/!A15/INT1 | Digital_IO | Signalanschluss P3.3/LED1/!A15/INT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3/LED1/!A15/INT1. Unterstützte Bus-Schnittstellen: General. |
| 10 | P3.4/LEDC/XCS0/T0 | Digital_IO | Signalanschluss P3.4/LEDC/XCS0/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/LEDC/XCS0/T0. Unterstützte Bus-Schnittstellen: General. |
| 11 | P3.5/DA6/T1 | Digital_IO | Signalanschluss P3.5/DA6/T1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.5/DA6/T1. Unterstützte Bus-Schnittstellen: General. |
| 12 | P3.6/WR | Digital_IO | Signalanschluss P3.6/WR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.6/WR. Unterstützte Bus-Schnittstellen: General. |
| 13 | P3.7/RD | Digital_IO | Signalanschluss P3.7/RD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.7/RD. Unterstützte Bus-Schnittstellen: General. |
| 14 | P4.3/A3 | Digital_IO | Signalanschluss P4.3/A3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.3/A3. Unterstützte Bus-Schnittstellen: General. |
| 15 | P4.2/PWM3_/CAP3_/A2 | Digital_IO | Signalanschluss P4.2/PWM3_/CAP3_/A2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.2/PWM3_/CAP3_/A2. Unterstützte Bus-Schnittstellen: PWM. |
| 16 | P4.6/XI/SCS_ | Digital_IO | Signalanschluss P4.6/XI/SCS_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.6/XI/SCS_. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 17 | P4.7/XO/SCK_ | Digital_IO | Signalanschluss P4.7/XO/SCK_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, RTC/CLK. |
| 18 | GND/VSS | GND | Elektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 19 | P4.1/A1 | Digital_IO | Signalanschluss P4.1/A1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.1/A1. Unterstützte Bus-Schnittstellen: General. |
| 20 | P4.0/LED2/A0/RXD1 | Digital_IO | Signalanschluss P4.0/LED2/A0/RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.0/LED2/A0/RXD1. Unterstützte Bus-Schnittstellen: UART. |
| 21 | P2.0/A8 | Digital_IO | Signalanschluss P2.0/A8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.0/A8. Unterstützte Bus-Schnittstellen: General. |
| 22 | P2.1/A9 | Digital_IO | Signalanschluss P2.1/A9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.1/A9. Unterstützte Bus-Schnittstellen: General. |
| 23 | P2.2/A10 | Digital_IO | Signalanschluss P2.2/A10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2/A10. Unterstützte Bus-Schnittstellen: General. |
| 24 | P2.3/A11 | Digital_IO | Signalanschluss P2.3/A11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.3/A11. Unterstützte Bus-Schnittstellen: General. |
| 25 | P2.4/A12 | Digital_IO | Signalanschluss P2.4/A12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4/A12. Unterstützte Bus-Schnittstellen: General. |
| 26 | IO21 | Digital_IO | GPIO21 / RTC_GPIO21 |
| 27 | P2.6/RXD1/A14 | Digital_IO | Signalanschluss P2.6/RXD1/A14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.6/RXD1/A14. Unterstützte Bus-Schnittstellen: UART. |
| 28 | P2.7/TXD1/DA7/A15 | Digital_IO | Signalanschluss P2.7/TXD1/DA7/A15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.7/TXD1/DA7/A15. Unterstützte Bus-Schnittstellen: UART. |
| 29 | P5.5/!A15/XA | Digital_IO | Signalanschluss P5.5/!A15/XA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.5/!A15/XA. Unterstützte Bus-Schnittstellen: General. |
| 30 | P5.4/ALE/XB | Digital_IO | Signalanschluss P5.4/ALE/XB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.4/ALE/XB. Unterstützte Bus-Schnittstellen: General. |
| 31 | P5.1/DP | Digital_IO | Signalanschluss P5.1/DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1/DP. Unterstützte Bus-Schnittstellen: General. |
| 32 | P5.0/DM | Digital_IO | Signalanschluss P5.0/DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0/DM. Unterstützte Bus-Schnittstellen: General. |
| 33 | P0.7/AD7/UDCD | Digital_IO | Signalanschluss P0.7/AD7/UDCD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.7/AD7/UDCD. Unterstützte Bus-Schnittstellen: General. |
| 34 | P0.6/AD6/URI | Digital_IO | Signalanschluss P0.6/AD6/URI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.6/AD6/URI. Unterstützte Bus-Schnittstellen: General. |
| 35 | P0.5/AD5/UDSR | Digital_IO | Signalanschluss P0.5/AD5/UDSR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.5/AD5/UDSR. Unterstützte Bus-Schnittstellen: General. |
| 36 | P0.4/AD4/UCTS | Digital_IO | Signalanschluss P0.4/AD4/UCTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.4/AD4/UCTS. Unterstützte Bus-Schnittstellen: General. |
| 37 | P0.3/AD3/TXD | Digital_IO | Signalanschluss P0.3/AD3/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.3/AD3/TXD. Unterstützte Bus-Schnittstellen: UART. |
| 38 | P0.2/AD2/RXD | Digital_IO | Signalanschluss P0.2/AD2/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.2/AD2/RXD. Unterstützte Bus-Schnittstellen: UART. |
| 39 | P0.1/AD1/URTS | Digital_IO | Signalanschluss P0.1/AD1/URTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.1/AD1/URTS. Unterstützte Bus-Schnittstellen: General. |
| 40 | P0.0/AD0/UDTR | Digital_IO | Signalanschluss P0.0/AD0/UDTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.0/AD0/UDTR. Unterstützte Bus-Schnittstellen: General. |
| 41 | VIN5 | Power_In | Positiver Versorgungseingang (VIN5) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 42 | VDD33 | Power_In | Positiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 43 | P1.0/AIN0/T2/CAP1 | Analog | Signalanschluss P1.0/AIN0/T2/CAP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.0/AIN0/T2/CAP1. Unterstützte Bus-Schnittstellen: ADC. |
| 44 | P1.1/AIN1/T2EX/CAP2 | Analog | Signalanschluss P1.1/AIN1/T2EX/CAP2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.1/AIN1/T2EX/CAP2. Unterstützte Bus-Schnittstellen: ADC. |
| 45 | P1.2/AIN2/PWM3/CAP3 | Analog | Signalanschluss P1.2/AIN2/PWM3/CAP3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.2/AIN2/PWM3/CAP3. Unterstützte Bus-Schnittstellen: ADC, PWM. |
| 46 | P1.3/AIN3 | Analog | Signalanschluss P1.3/AIN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.3/AIN3. Unterstützte Bus-Schnittstellen: ADC. |
| 47 | P1.4/AIN4/SCS | Analog | Signalanschluss P1.4/AIN4/SCS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4/AIN4/SCS. Unterstützte Bus-Schnittstellen: ADC. |
| 48 | P1.5/AIN5/MOSI | Digital_IO | Signalanschluss P1.5/AIN5/MOSI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, ADC. |