![25AA256-E/MF (DFN-8-EP(5x6)) — 25AA256/25LC256 | PRODUCT IDENTIFICATION SYSTEM (NON-AUTOMOTIVE) | To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office. | PART NO. [X] /XX | Package Tape and Reel Device | Tape and R](/api/v1/assets/C1350893/extracted/figures/p32_fig01.png)
![25AA256-E/MF (DFN-8-EP(5x6)) — 25AA256/25LC256 [DIP-8]](/api/v1/assets/C511298/extracted/figures/p21_fig01.png)
DIP-8 · 8P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | CS | I/O | Multiplex-I/O- & Peripherie-Pin CS (General) |
| 2 | SO | I/O | Multiplex-I/O- & Peripherie-Pin SO (General) |
| 3 | WP | I/O | Multiplex-I/O- & Peripherie-Pin WP (General) |
| 4 | VSS | GND | Masseanschluss (VSS) |
| 5 | SI | I/O | Multiplex-I/O- & Peripherie-Pin SI (General) |
| 6 | SCK | I/O | Multiplex-I/O- & Peripherie-Pin SCK (SPI) |
| 7 | HOLD | I/O | Multiplex-I/O- & Peripherie-Pin HOLD (General) |
| 8 | VCC | Power | Versorgungsspannungseingang (VCC — 2.5V-5.5V) |
| 9 | EP | GND | Freiliegendes Thermal- & Masse-Pad (EP) |
PIN 1 CS
I/OMultiplex-I/O- & Peripherie-Pin CS (General)
Designhinweis: ChipSelectInput
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Zeichnungsgalerie (6 Standardzeichnungen + 11 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (9 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
DFN-8-EP(5x6) · 5.00×6.00mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (9 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für 25AA256
P1 · p01_fig01376×200px
P1 · p01_fig021777×712px
P1 · p01_fig02P1
P14 · p14_fig011777×2563px
P14 · p14_fig01P14
P22 · p22_fig011297×1485px
P23 · p23_fig01990×909px
P23 · p23_fig01P23
P32 · p32_fig011776×1647px
P29 · p29_fig011777×1328px
P21 · p21_fig01Alle Gehäuse im PDF
Elektrische Spezifikationen & Bauteildetails (25AA256-E/MF)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:25AA256-E/MF (DFN-8-EP(5x6)) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 5.00 × 1.00 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 2.5V-5.5V Versorgungsspannung, -40°C to +125°C Temperaturbereich und SPI Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.5V-5.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
10 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 5.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: DFN (DFN-8-EP(5x6))
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint9 Pads · Raster 1.27mm
IPC-7525 60% LotpastenfensterEPAD 4.10×2.40mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — 25AA256 (2)
DFN-8-EP(5x6) · 9P
Mechanische Abmessungen & Land Pattern (DFN-8-EP(5x6))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
6.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.65 × 1.10 mm
Pins / Gesamt-PadsTopology
9P / 9Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Per application circuit DFN-8-EP(5x6) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — 25AA256-E/MF (DFN-8-EP(5x6))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 25AA256-E/MF (DFN-8-EP(5x6))?
Das Bauteil 25AA256-E/MF von MICROCHIP im DFN-8-EP(5x6)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 1.27 mm und einem Betriebsspannungsbereich VCC von 2.5V-5.5V. Wichtige Pins: 1 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 2 (SO: Multiplex-I/O- & Peripherie-Pin SO (General)), 3 (WP: Multiplex-I/O- & Peripherie-Pin WP (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SI: Multiplex-I/O- & Peripherie-Pin SI (General)), 6 (SCK: Multiplex-I/O- & Peripherie-Pin SCK (SPI)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der 25AA256-E/MF?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 25AA256-E/MF (DFN-8-EP(5x6)) 5.00 × 6.00 mm bei einem Pitch e = 1.27 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.10 × 2.40 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 25AA256-E/MF heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 25AA256-E/MF (MICROCHIP, DFN-8-EP(5x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & 25AA256 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | CS | Digital_IO | Signalanschluss CS (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General. |
| 2 | SO | Digital_IO | Signalanschluss SO (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: SO. Unterstützte Bus-Schnittstellen: General. |
| 3 | WP | Digital_IO | Signalanschluss WP (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: WP. Unterstützte Bus-Schnittstellen: General. |
| 4 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | SI | Digital_IO | Signalanschluss SI (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: SI. Unterstützte Bus-Schnittstellen: General. |
| 6 | SCK | Digital_IO | Signalanschluss SCK (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: SCK. Unterstützte Bus-Schnittstellen: SPI. |
| 7 | HOLD | Digital_IO | Signalanschluss HOLD (Richtung: I/O, Spannungsbereich: 2.5V-5.5V). Alternative Multiplex-Funktionen: HOLD. Unterstützte Bus-Schnittstellen: General. |
| 8 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 2.5V-5.5V (Max. 5.5V). |
| 9 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |