dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (45/45)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	IO1	I/O	General Purpose Digital I/O Pin IO1
2	RP22(1)/CN18/PMA1/RC6	I/O	マルチプレクスI/O・ペリフェラル端子 RP22(1)/CN18/PMA1/RC6 (General)
3	RP23(1)/CN17/PMA0/RC7	I/O	マルチプレクスI/O・ペリフェラル端子 RP23(1)/CN17/PMA0/RC7 (General)
4	RP24(1)/CN20/PMA5/RC8	I/O	マルチプレクスI/O・ペリフェラル端子 RP24(1)/CN20/PMA5/RC8 (General)
5	RP25(1)/CN19/PMA6/RC9	I/O	マルチプレクスI/O・ペリフェラル端子 RP25(1)/CN19/PMA6/RC9 (General)
6	VSS	GND	グラウンド基準端子 (VSS)
7	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
8	IO0	I/O	GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9	IO4	I/O	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	IO5	I/O	GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11	IO6	I/O	GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	TMS/PMA10/RA10	I/O	マルチプレクスI/O・ペリフェラル端子 TMS/PMA10/RA10 (General)
13	TCK/PMA7/RA7	I/O	マルチプレクスI/O・ペリフェラル端子 TCK/PMA7/RA7 (General)
14	IO16	I/O	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	I/O	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	AVSS	GND	グラウンド基準端子 (AVSS)
17	AVDD	Power	電源供給入力 (AVDD — 3.0V to 3.6V)
18	/MCLR	I/O	マルチプレクスI/O・ペリフェラル端子 /MCLR (General)
19	AN0/VREF+/CN2/RA0	Analog	マルチプレクスI/O・ペリフェラル端子 AN0/VREF+/CN2/RA0 (General)
20	AN1/VREF-/CN3/RA1	Analog	マルチプレクスI/O・ペリフェラル端子 AN1/VREF-/CN3/RA1 (General)
21	IO10	I/O	GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	I/O	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	I/O	GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	IO13	I/O	GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	I/O	GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	I/O	GPIO21 / RTC_GPIO21
27	IO47	I/O	GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD	Power	電源供給入力 (VDD — 3.0V to 3.6V)
29	VSS	GND	グラウンド基準端子 (VSS)
30	OSC1/CLKI/CN30/RA2	I/O	マルチプレクスI/O・ペリフェラル端子 OSC1/CLKI/CN30/RA2 (RTC/CLK)
31	OSC2/CLKO/CN29/RA3	I/O	マルチプレクスI/O・ペリフェラル端子 OSC2/CLKO/CN29/RA3 (RTC/CLK)
32	TDO/PMA8/RA8	I/O	マルチプレクスI/O・ペリフェラル端子 TDO/PMA8/RA8 (General)
33	SOSCI/RP4(1)/CN1/RB4	I/O	マルチプレクスI/O・ペリフェラル端子 SOSCI/RP4(1)/CN1/RB4 (General)
34	SOSCO/T1CK/CN0/RA4	I/O	マルチプレクスI/O・ペリフェラル端子 SOSCO/T1CK/CN0/RA4 (General)
35	TDI/PMA9/RA9	I/O	マルチプレクスI/O・ペリフェラル端子 TDI/PMA9/RA9 (General)
36	RP19(1)/CN28/PMBE/RC3	I/O	マルチプレクスI/O・ペリフェラル端子 RP19(1)/CN28/PMBE/RC3 (General)
37	RP20(1)/CN25/PMA4/RC4	I/O	マルチプレクスI/O・ペリフェラル端子 RP20(1)/CN25/PMA4/RC4 (General)
38	RP21(1)/CN26/PMA3/RC5	I/O	マルチプレクスI/O・ペリフェラル端子 RP21(1)/CN26/PMA3/RC5 (General)
39	VSS	GND	露出サーマルパッド・グラウンド (VSS)
40	VDD	Power	電源供給入力 (VDD — 3.0V to 3.6V)
41	IO41	I/O	General Purpose Digital I/O Pin IO41
42	IO42	I/O	General Purpose Digital I/O Pin IO42
43	IO43	I/O	General Purpose Digital I/O Pin IO43
44	IO44	I/O	General Purpose Digital I/O Pin IO44
45	EP	GND	露出サーマルパッド・グラウンド (EP)

PIN 1 IO1

I/O

General Purpose Digital I/O Pin IO1

設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (45ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 4. パッケージ外形寸法図 (D×E×A)

QFN-44-EP(8x8) · 8.00×8.00mm · ピッチ 0.65mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (45 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)

DSPIC33FJ128 / DSPIC33FJ64G シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示

P1 · p01_fig01376×200px

16-bit Digital Signal Controllers (up to 128 KB Flash and 16K SRAM) with Advanced Analog

P14 · p14_fig011777×2492px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — FIGURE 1-1: dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/ X04 BLOCK DIAGRAM PSV and Table Data Access Control Block

FIGURE 1-1: dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/ X04 BLOCK DIAGRAM PSV and Table Data Access Control Block

P71 · p71_fig011625×913px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P71 · p71_fig021777×1030px

FIGURE 5-1: ADDRESSING FOR TABLE REGISTERS

P72 · p72_fig01867×655px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

P72 · p72_fig021783×380px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

P165 · p165_fig011478×506px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — 11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

P319 · p319_fig01867×890px

FIGURE 27-1: CONNECTIONS FOR THE ON-CHIP VOLTAGE REGULATOR(1,2,3)

P319 · p319_fig01P319

Datasheet Page 319 (p319_fig01)

P407 · p407_fig011777×2604px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P414 · p414_fig011777×2341px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — DS70292G-page 414 © 2007-2012 Microchip Technology Inc.

P414 · p414_fig01P414

Datasheet Page 414 (p414_fig01)

電気仕様 & 部品詳細スペック (dsPIC33FJ64GP204T-I/ML)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) は 44 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 3.0V to 3.6V、動作温度範囲 -40°C to +125°C、UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

3.0V to 3.6V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C to +125°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

7.37 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

8.00 × 8.00 × 0.90 mm (A1=0.03 mm)

パッケージ系列: QFN (QFN-44-EP(8x8))

ピン数・リードピッチN / e

44 Pins | Pitch e = 0.65 mm (25.6 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル45 ピン自動バス分類

IPC-7351B フットプリント45 パッド · ピッチ 0.65mm

IPC-7525 60% はんだペースト開口EPAD 6.45×6.45mm メッシュ分割

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (QFN-44-EP(8x8))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

8.00 × 8.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.90mm · e=0.65mm

パッド寸法 (W × L)Level B

0.28 × 0.80 mm

ピン数 / 総パッド数Topology

45P / 45Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit QFN-44-EP(8x8)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8) パッケージ) は全 45 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 3.0V to 3.6V です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (RP22(1)/CN18/PMA1/RC6: マルチプレクスI/O・ペリフェラル端子 RP22(1)/CN18/PMA1/RC6 (General)), 3 (RP23(1)/CN17/PMA0/RC7: マルチプレクスI/O・ペリフェラル端子 RP23(1)/CN17/PMA0/RC7 (General)), 4 (RP24(1)/CN20/PMA5/RC8: マルチプレクスI/O・ペリフェラル端子 RP24(1)/CN20/PMA5/RC8 (General)), 5 (RP25(1)/CN19/PMA6/RC9: マルチプレクスI/O・ペリフェラル端子 RP25(1)/CN19/PMA6/RC9 (General)), 6 (VSS: グラウンド基準端子 (VSS))。

dsPIC33FJ64GP204T-I/ML の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.65 mm、合計 45 パッドで構成されています（中央放熱パッド EPAD 6.45 × 6.45 mm、IPC-7525 60% 開口ペーストマスク付き）。

dsPIC33FJ64GP204T-I/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの dsPIC33FJ64GP204T-I/ML (MICROCHIP, QFN-44-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (45 ピン) & DSPIC33FJ128 / DSPIC33FJ64G シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	IO1	Digital_IO	General Purpose Digital I/O Pin IO1
2	RP22(1)/CN18/PMA1/RC6	Digital_IO	信号端子 RP22(1)/CN18/PMA1/RC6（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP22(1)/CN18/PMA1/RC6。対応バス/インターフェース: General。
3	RP23(1)/CN17/PMA0/RC7	Digital_IO	信号端子 RP23(1)/CN17/PMA0/RC7（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP23(1)/CN17/PMA0/RC7。対応バス/インターフェース: General。
4	RP24(1)/CN20/PMA5/RC8	Digital_IO	信号端子 RP24(1)/CN20/PMA5/RC8（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP24(1)/CN20/PMA5/RC8。対応バス/インターフェース: General。
5	RP25(1)/CN19/PMA6/RC9	Digital_IO	信号端子 RP25(1)/CN19/PMA6/RC9（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP25(1)/CN19/PMA6/RC9。対応バス/インターフェース: General。
6	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
8	IO0	Digital_IO	GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9	IO4	Digital_IO	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	IO5	Digital_IO	GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11	IO6	Digital_IO	GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	TMS/PMA10/RA10	Digital_IO	信号端子 TMS/PMA10/RA10（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TMS/PMA10/RA10。対応バス/インターフェース: General。
13	TCK/PMA7/RA7	Digital_IO	信号端子 TCK/PMA7/RA7（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TCK/PMA7/RA7。対応バス/インターフェース: General。
14	IO16	Digital_IO	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	Digital_IO	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	AVSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
17	AVDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 3.6V) です。
18	/MCLR	Digital_IO	信号端子 /MCLR（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: /MCLR。対応バス/インターフェース: General。
19	AN0/VREF+/CN2/RA0	Analog	信号端子 AN0/VREF+/CN2/RA0（方向: Analog、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AN0/VREF+/CN2/RA0。対応バス/インターフェース: General。
20	AN1/VREF-/CN3/RA1	Analog	信号端子 AN1/VREF-/CN3/RA1（方向: Analog、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AN1/VREF-/CN3/RA1。対応バス/インターフェース: General。
21	IO10	Digital_IO	GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	Digital_IO	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	Digital_IO	GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	IO13	Digital_IO	GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	Digital_IO	GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	Digital_IO	GPIO21 / RTC_GPIO21
27	IO47	Digital_IO	GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
29	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
30	OSC1/CLKI/CN30/RA2	Digital_IO	信号端子 OSC1/CLKI/CN30/RA2（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC1/CLKI/CN30/RA2。対応バス/インターフェース: RTC/CLK。
31	OSC2/CLKO/CN29/RA3	Digital_IO	信号端子 OSC2/CLKO/CN29/RA3（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC2/CLKO/CN29/RA3。対応バス/インターフェース: RTC/CLK。
32	TDO/PMA8/RA8	Digital_IO	信号端子 TDO/PMA8/RA8（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TDO/PMA8/RA8。対応バス/インターフェース: General。
33	SOSCI/RP4(1)/CN1/RB4	Digital_IO	信号端子 SOSCI/RP4(1)/CN1/RB4（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SOSCI/RP4(1)/CN1/RB4。対応バス/インターフェース: General。
34	SOSCO/T1CK/CN0/RA4	Digital_IO	信号端子 SOSCO/T1CK/CN0/RA4（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SOSCO/T1CK/CN0/RA4。対応バス/インターフェース: General。
35	TDI/PMA9/RA9	Digital_IO	信号端子 TDI/PMA9/RA9（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TDI/PMA9/RA9。対応バス/インターフェース: General。
36	RP19(1)/CN28/PMBE/RC3	Digital_IO	信号端子 RP19(1)/CN28/PMBE/RC3（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP19(1)/CN28/PMBE/RC3。対応バス/インターフェース: General。
37	RP20(1)/CN25/PMA4/RC4	Digital_IO	信号端子 RP20(1)/CN25/PMA4/RC4（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP20(1)/CN25/PMA4/RC4。対応バス/インターフェース: General。
38	RP21(1)/CN26/PMA3/RC5	Digital_IO	信号端子 RP21(1)/CN26/PMA3/RC5（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP21(1)/CN26/PMA3/RC5。対応バス/インターフェース: General。
39	VSS	GND	パッケージ底面の露出放熱パッド (VSS)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
40	VDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
41	IO41	Digital_IO	General Purpose Digital I/O Pin IO41
42	IO42	Digital_IO	General Purpose Digital I/O Pin IO42
43	IO43	Digital_IO	General Purpose Digital I/O Pin IO43
44	IO44	Digital_IO	General Purpose Digital I/O Pin IO44
45	EP	GND	パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: dsPIC33FJ64GP204T-I/ML Permalink: /part/C629407 MICROCHIP QFN-44-EP(8x8)すべてのパッケージすべてのメーカー