dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — Symbol, Footprint IPC-7351B & Mô hình 3D STEP

1. SYMBOL

2. FOOTPRINT 2D

3. MÔ HÌNH 3D

Kích thước vỏ: 6.00mm × 6.00mm · Pitch: 0.65mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (29/29)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D

Chân	Ký hiệu	Loại	Chức năng (VI)
1	IO1	I/O	Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2	IO2	I/O	Chân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)
3	3V3	Power	Nguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)
4	NC	NC	Chân không kết nối nội bộ (No Connect — để trống)
5	VSS	GND	Chân Mass Tham chiếu (VSS)
6	OSC1/CLKI/CN30/RA2	I/O	Chân Đa năng Vào/Ra & Ngoại vi OSC1/CLKI/CN30/RA2 (RTC/CLK)
7	NC	NC	Chân không kết nối nội bộ (No Connect — để trống)
8	IO0	I/O	Chân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9	IO4	I/O	Chân Đa năng GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	VDD	Power	Chân cấp nguồn dương (VDD — 3.0V to 3.6V)
11	IO6	I/O	Chân Đa năng GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	IO7	I/O	Chân Đa năng GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13	IO15	I/O	Chân Đa năng GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	I/O	Chân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	I/O	Chân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	Chân Mass Tham chiếu (VSS)
17	VCAP	I/O	Chân Đa năng Vào/Ra & Ngoại vi VCAP (General)
18	IO19	I/O	Chân Giao tiếp USB GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	I/O	Chân Giao tiếp USB GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	I/O	Chân Đa năng GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	IO10	I/O	Chân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	I/O	Chân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	I/O	Chân Đa năng GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	AVSS	GND	Chân Mass Tham chiếu (AVSS)
25	AVDD	Power	Chân cấp nguồn dương (AVDD — 3.0V to 3.6V)
26	MCLR#	I/O	Chân Đa năng Vào/Ra & Ngoại vi MCLR# (General)
27	AN0/VREF+/CN2/RA0	Analog	Chân Đa năng Vào/Ra & Ngoại vi AN0/VREF+/CN2/RA0 (General)
28	AN1/VREF-/CN3/RA1	Analog	Chân Đa năng Vào/Ra & Ngoại vi AN1/VREF-/CN3/RA1 (General)
29	EP	GND	Đế Tản nhiệt & Mass Trung tâm (EP)

PIN 1 IO1

I/O

Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)

Lưu ý thiết kế: Điện áp hoạt động 3.3V (tối đa 3.6V), dòng tải tối đa 40mA.

Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Thư viện Bản vẽ Trích xuất (6 Bản vẽ Chuẩn + 12 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình

1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 1. Ảnh 3D Thân Vỏ Thực tế

Mô hình khối 3D chi tiếtPhóng to ›

2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 2. Sơ đồ Chân Chuẩn (Top View)

Đúng kiểu vỏ chuẩn (29 chân)Phóng to ›

3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)

Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›

4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)

QFN-28-EP(6x6) · 6.00×6.00mm · Pitch 0.65mmPhóng to ›

5. Bản vẽ Footprint Khuyến nghịLAND PATTERN

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 5. Bản vẽ Footprint Khuyến nghị

IPC-7351B Land Pattern (29 Pads)Phóng to ›

6. Mạch Nguyên lý Ứng dụngSCHEMATIC

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 6. Mạch Nguyên lý Ứng dụng

Typical Application SchematicPhóng to ›

Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (12 hình · Trang 1/1)

Hiển thị hình 1–12 trên 12 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip DSPIC33FJ128 / DSPIC33FJ64G

P1 · p01_fig01376×200px

16-bit Digital Signal Controllers (up to 128 KB Flash and 16K SRAM) with Advanced Analog

P71 · p71_fig011625×913px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P71 · p71_fig021777×1030px

FIGURE 5-1: ADDRESSING FOR TABLE REGISTERS

P72 · p72_fig01867×655px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

P72 · p72_fig021783×380px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

P165 · p165_fig011478×506px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — 11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

P319 · p319_fig01867×890px

FIGURE 27-1: CONNECTIONS FOR THE ON-CHIP VOLTAGE REGULATOR(1,2,3)

P319 · p319_fig01P319

Datasheet Page 319 (p319_fig01)

P407 · p407_fig011777×2604px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P412 · p412_fig011777×2323px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04 | 28-Lead Plastic Quad Flat, No Lead Package (MM) - 6x6x0.9 mm Body [QFN-S] with 0.40 mm Contact Length | Note: For the most current package drawings, please see the Micr

P412 · p412_fig01P412

Datasheet Page 412 (p412_fig01)

P414 · p414_fig011777×2341px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — DS70292G-page 414 © 2007-2012 Microchip Technology Inc.

Thông số Kỹ thuật & Chi tiết Linh kiện (dsPIC33FJ128GP802T-I/MM)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)

Linh kiện Điện tử & Kết nối Tiêu chuẩn

Mô tả chi tiết:dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) là linh kiện điện tử & kết nối tiêu chuẩn 29 chân, kích thước bao hình cơ khí 6.00 × 6.00 × 0.90 mm (bước chân e = 0.65 mm). Hoạt động trong dải điện áp 3.0V to 3.6V, dải nhiệt độ -40°C to +125°C, tích hợp giao thức UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK.

Điện áp nguồn hoạt độngV_CC / V_DD

3.0V to 3.6V

Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn

Dải nhiệt độ làm việcT_A

-40°C to +125°C

Chuẩn công nghiệp; T_J(max) = +125°C

Xung nhịp / Tần số hoạt độngf_CLK / f_RF

7.37 MHz

Trích xuất từ bảng thông số PDF gốc

Dòng điện & Công suất định mứcI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Tuân thủ giới hạn dòng từng chân

Kích thước Vỏ đóng gói (D × E × A)D × E × A

6.00 × 6.00 × 0.90 mm (A1=0.03 mm)

Họ đóng gói: QFN (QFN-28-EP(6x6))

Số lượng chân & Bước chânN / e

28 Pins | Pitch e = 0.65 mm (25.6 mil)

Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B

Giao thức Ngoại vi Tích hợpBuses

UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK

Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý

Tiêu chuẩn Hàn & Chống ẩmIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% kem hàn cửa sổ (Windowed Stencil) cho EPAD

Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.

Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file

5/5 PASS

IEEE-315 Symbol29 chân phân nhóm tự động

IPC-7351B Land Pattern29 pads · Pitch 0.65mm

IPC-7525 Kem hàn 60%EPAD 4.70×4.70mm chia cửa sổ

DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm

3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet

5.00 PCB Verified

IPC-7351B

Các Biến thể Cùng Họ Chip & Datasheet — DSPIC33FJ128 / DSPIC33FJ64G (3)

Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng Datasheet

SOIC-28-300mil · 28P

DSPIC33FJ128GP802-I/SO

MICROCHIP·SOIC-28-300mil

IPC-7351B

28P17.9×7.5×2.70mmP=1.27mm

DSPIC33FJ128 / DSPIC33FJ64G (SOIC-28-300mil)

QFN-28-EP(6x6) · 29P

dsPIC33FJ128GP802T-I/MM

MICROCHIP·QFN-28-EP(6x6)

IPC-7351B

29P6.0×6.0×0.90mmP=0.65mm

DSPIC33FJ128 / DSPIC33FJ64G (QFN-28-EP(6x6))

QFN-44-EP(8x8) · 45P

dsPIC33FJ64GP204T-I/ML

MICROCHIP·QFN-44-EP(8x8)

IPC-7351B

45P8.0×8.0×0.90mmP=0.65mm

DSPIC33FJ128 / DSPIC33FJ64G (QFN-44-EP(8x8))

Kích thước Cơ khí & Land Pattern (QFN-28-EP(6x6))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B

Thân vỏ (D × E)Nominal

6.00 × 6.00 mm

Chiều cao (A) & Pitch (e)IPC-7351B

A=0.90mm · e=0.65mm

Kích thước Pad (W × L)Level B

0.28 × 0.80 mm

Số chân / Tổng số PadTopology

29P / 29Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1

DFM READY

Ký hiệu / Mã thay thế	Giá trị / Kiểu vỏ	Vai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A BOM	Per application circuit QFN-28-EP(6x6)	Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD

IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) như thế nào?

Linh kiện dsPIC33FJ128GP802T-I/MM do MICROCHIP sản xuất đóng gói kiểu QFN-28-EP(6x6) gồm 29 chân với bước chân (pitch) 0.65 mm, dải điện áp hoạt động VCC 3.0V to 3.6V. Các chân tiêu biểu gồm: 1 (IO1: Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)), 2 (IO2: Chân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)), 3 (3V3: Nguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)), 4 (NC: Chân không kết nối nội bộ (No Connect — để trống)), 5 (VSS: Chân Mass Tham chiếu (VSS)), 6 (OSC1/CLKI/CN30/RA2: Chân Đa năng Vào/Ra & Ngoại vi OSC1/CLKI/CN30/RA2 (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của dsPIC33FJ128GP802T-I/MM là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) có kích thước danh định 6.00 × 6.00 mm, bước chân e = 0.65 mm, tổng số 29 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 4.70 × 4.70 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho dsPIC33FJ128GP802T-I/MM ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của dsPIC33FJ128GP802T-I/MM (MICROCHIP, QFN-28-EP(6x6)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (29 chân) & Liên kết Biến thể Họ DSPIC33FJ128 / DSPIC33FJ64GMở rộng bảng tĩnh

Số Chân (Pin #)	Tên Tín hiệu (Signal Name)	Loại Điện học (Type)	Mô tả Chức năng & Lưu ý Thiết kế Mạch
1	IO1	Digital_IO	Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2	IO2	Digital_IO	Chân Tín hiệu Đa năng IO2 (3.3V CMOS I/O)
3	3V3	Power_In	Nguồn cấp chính 3.3V VDD (3.0V ~ 3.6V)
4	NC	No_Connect	Chân không kết nối nội bộ (No Connect — để trống)
5	VSS	GND	Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
6	OSC1/CLKI/CN30/RA2	Digital_IO	Chân tín hiệu OSC1/CLKI/CN30/RA2 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): OSC1/CLKI/CN30/RA2. Giao thức hỗ trợ: RTC/CLK.
7	NC	No_Connect	Chân không kết nối nội bộ (No Connect — để trống)
8	IO0	Digital_IO	Chân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9	IO4	Digital_IO	Chân Đa năng GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	VDD	Power_In	Chân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.0V to 3.6V (Điện áp chịu đựng tối đa: 3.6V).
11	IO6	Digital_IO	Chân Đa năng GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	IO7	Digital_IO	Chân Đa năng GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13	IO15	Digital_IO	Chân Đa năng GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	Digital_IO	Chân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	Digital_IO	Chân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
17	VCAP	Digital_IO	Chân tín hiệu VCAP (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): VCAP. Giao thức hỗ trợ: General.
18	IO19	Digital_IO	Chân Giao tiếp USB GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	Digital_IO	Chân Giao tiếp USB GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	Digital_IO	Chân Đa năng GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	IO10	Digital_IO	Chân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	Digital_IO	Chân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	Digital_IO	Chân Đa năng GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	AVSS	GND	Chân nối đất (AVSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
25	AVDD	Power_In	Chân cấp nguồn dương (AVDD) hoạt động trong miền điện áp 3.0V to 3.6V (Điện áp chịu đựng tối đa: 3.6V).
26	MCLR#	Digital_IO	Chân tín hiệu MCLR# (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): MCLR#. Giao thức hỗ trợ: General.
27	AN0/VREF+/CN2/RA0	Analog	Chân tín hiệu AN0/VREF+/CN2/RA0 (Analog, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): AN0/VREF+/CN2/RA0. Giao thức hỗ trợ: General.
28	AN1/VREF-/CN3/RA1	Analog	Chân tín hiệu AN1/VREF-/CN3/RA1 (Analog, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): AN1/VREF-/CN3/RA1. Giao thức hỗ trợ: General.
29	EP	GND	Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.

4D Studio: dsPIC33FJ128GP802T-I/MM Permalink: /part/C629357 MICROCHIP QFN-28-EP(6x6)Tất cả Kiểu vỏ Tất cả Hãng Bán dẫn