TC7650CPD (PDIP-14) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des TC7650CPD (PDIP-14)?

Das Bauteil TC7650CPD von MICROCHIP im PDIP-14-Gehäuse besitzt 14 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (CB: Multiplex-I/O- & Peripherie-Pin CB (General)), 2 (CA: Multiplex-I/O- & Peripherie-Pin CA (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (INPUT -: Multiplex-I/O- & Peripherie-Pin INPUT - (General)), 5 (+INPUT: Multiplex-I/O- & Peripherie-Pin +INPUT (General)), 6 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der TC7650CPD?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des TC7650CPD (PDIP-14) 6.80 × 17.24 mm bei einem Pitch e = 2.54 mm und 14 Kupfer-Pads.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für TC7650CPD heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für TC7650CPD (MICROCHIP, PDIP-14) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 6.80mm × 17.24mm · Raster: 2.54mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (14/14)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	CB	I/O	Multiplex-I/O- & Peripherie-Pin CB (General)
2	CA	I/O	Multiplex-I/O- & Peripherie-Pin CA (General)
3	NC	I/O	Multiplex-I/O- & Peripherie-Pin NC (General)
4	INPUT -	I/O	Multiplex-I/O- & Peripherie-Pin INPUT - (General)
5	+INPUT	I/O	Multiplex-I/O- & Peripherie-Pin +INPUT (General)
6	NC	I/O	Multiplex-I/O- & Peripherie-Pin NC (General)
7	VSS	GND	Masseanschluss (VSS)
8	C RETN	I/O	Multiplex-I/O- & Peripherie-Pin C RETN (General)
9	OUTPUT CLAMP	I/O	Multiplex-I/O- & Peripherie-Pin OUTPUT CLAMP (General)
10	OUTPUT	I/O	Multiplex-I/O- & Peripherie-Pin OUTPUT (General)
11	VDD	Power	Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
12	INTCLKOUT	I/O	Multiplex-I/O- & Peripherie-Pin INTCLKOUT (General)
13	EXTCLKIN	I/O	Multiplex-I/O- & Peripherie-Pin EXTCLKIN (General)
14	INT/EXT	I/O	Multiplex-I/O- & Peripherie-Pin INT/EXT (General)

PIN 1 CB

I/O

Multiplex-I/O- & Peripherie-Pin CB (General)

Designhinweis: Signal terminal CB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: CB. Supported peripheral buses: General.

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

TC7650CPD (PDIP-14) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

TC7650CPD (PDIP-14) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (14 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

TC7650CPD (PDIP-14) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

TC7650CPD (PDIP-14) - 4. Gehäuseabmessungen (D×E×A)

PDIP-14 · 6.80×17.24mm · Raster 2.54mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

TC7650CPD (PDIP-14) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (14 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

TC7650CPD (PDIP-14) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)

Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für TC7650

P1 · p01_fig021783×1576px

TC7650

P1 · p01_fig02P1

Datasheet Page 1 (p01_fig02)

P7 · p07_fig01867×1673px

FIGURE 3-6: INPUT GUARD CONNECTION

P9 · p09_fig011777×2290px

Package marking information not available at this time.

P1 · p01_fig01Alle Gehäuse im PDF

P2 · p02_fig01Alle Gehäuse im PDF

Functional Block Diagram

Elektrische Spezifikationen & Bauteildetails (TC7650CPD)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:TC7650CPD (PDIP-14) ist ein 14-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 17.24 × 6.80 × 4.20 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, 0°C to +70°C Temperaturbereich und Standard I/O / Passive Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

0°C to +70°C

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

2MHz

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

17.24 × 6.80 × 4.20 mm (A1=0.51 mm)

Gehäusefamilie: DIP (PDIP-14)

Pinanzahl & RastermaßN / e

14 Pins | Pitch e = 2.54 mm (100.0 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

Standard I/O / Passive

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol14 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint14 Pads · Raster 2.54mm

IPC-7525 60% LotpastenfensterReflow 1:1 Standard

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (PDIP-14)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

17.24 × 6.80 mm

Höhe (A) & Raster (e)IPC-7351B

A=4.20mm · e=2.54mm

Pad-Abmessungen (W × L)Level B

1.60 × 1.60 mm

Pins / Gesamt-PadsTopology

14P / 14Pad (THT_DIP)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit PDIP-14	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — TC7650CPD (PDIP-14)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des TC7650CPD (PDIP-14)?

Das Bauteil TC7650CPD von MICROCHIP im PDIP-14-Gehäuse besitzt 14 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (CB: Multiplex-I/O- & Peripherie-Pin CB (General)), 2 (CA: Multiplex-I/O- & Peripherie-Pin CA (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (INPUT -: Multiplex-I/O- & Peripherie-Pin INPUT - (General)), 5 (+INPUT: Multiplex-I/O- & Peripherie-Pin +INPUT (General)), 6 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der TC7650CPD?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des TC7650CPD (PDIP-14) 6.80 × 17.24 mm bei einem Pitch e = 2.54 mm und 14 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für TC7650CPD heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für TC7650CPD (MICROCHIP, PDIP-14) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (14 Pins) & TC7650 VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	CB	Digital_IO	Signalanschluss CB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CB. Unterstützte Bus-Schnittstellen: General.
2	CA	Digital_IO	Signalanschluss CA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CA. Unterstützte Bus-Schnittstellen: General.
3	NC	NC	Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
4	INPUT -	Digital_IO	Signalanschluss INPUT - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INPUT -. Unterstützte Bus-Schnittstellen: General.
5	+INPUT	Digital_IO	Signalanschluss +INPUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: +INPUT. Unterstützte Bus-Schnittstellen: General.
6	NC	NC	Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
7	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
8	C RETN	Digital_IO	Signalanschluss C RETN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: C RETN. Unterstützte Bus-Schnittstellen: General.
9	OUTPUT CLAMP	Digital_IO	Signalanschluss OUTPUT CLAMP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OUTPUT CLAMP. Unterstützte Bus-Schnittstellen: General.
10	OUTPUT	Digital_IO	Signalanschluss OUTPUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OUTPUT. Unterstützte Bus-Schnittstellen: General.
11	VDD	Power_In	Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
12	INTCLKOUT	Digital_IO	Signalanschluss INTCLKOUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INTCLKOUT. Unterstützte Bus-Schnittstellen: General.
13	EXTCLKIN	Digital_IO	Signalanschluss EXTCLKIN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: EXTCLKIN. Unterstützte Bus-Schnittstellen: General.
14	INT/EXT	Digital_IO	Signalanschluss INT/EXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT/EXT. Unterstützte Bus-Schnittstellen: General.

4D Studio: TC7650CPD Permalink: /part/C184142 MICROCHIP PDIP-14 Alle Gehäusetypen Alle Hersteller