ChipDocs.org
3970 器件上传PDF
SY89473UMG (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SY89473UMG

MICROCHIPQFN-24-EP(4x4) · 25 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · SY89473UMG (QFN-24-EP(4x4))1VCC2IN0#3VREF-AC04VT05IN06VCC7Q08Q0#9VCC10VCC11Q112Q1#13VCC25EP24VCC23IN122VT121VREF-AC120IN1#19VCC18GND17GND16NC15SEL14GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D封装焊盘
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.00mm × 4.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (25/25)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
2IN0#I/O多功能复用 I/O 与外设引脚 IN0# (General)
3VREF-AC0Analog多功能复用 I/O 与外设引脚 VREF-AC0 (General)
4VT0I/O多功能复用 I/O 与外设引脚 VT0 (General)
5IN0I/O多功能复用 I/O 与外设引脚 IN0 (General)
6VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
7Q0I/O多功能复用 I/O 与外设引脚 Q0 (General)
8Q0#I/O多功能复用 I/O 与外设引脚 Q0# (General)
9VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
10VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
11Q1I/O多功能复用 I/O 与外设引脚 Q1 (General)
12Q1#I/O多功能复用 I/O 与外设引脚 Q1# (General)
13VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
14GNDGND电源参考地引脚 (GND)
15SELI/O多功能复用 I/O 与外设引脚 SEL (General)
16NCI/O多功能复用 I/O 与外设引脚 NC (General)
17GNDGND电源参考地引脚 (GND)
18GNDGND电源参考地引脚 (GND)
19VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
20IN1#I/O多功能复用 I/O 与外设引脚 IN1# (General)
21VREF-AC1Analog多功能复用 I/O 与外设引脚 VREF-AC1 (General)
22VT1I/O多功能复用 I/O 与外设引脚 VT1 (General)
23IN1I/O多功能复用 I/O 与外设引脚 IN1 (General)
24VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
25EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 VCC
Power
正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
PCB布线建议: PositivePowerSupply:Connectto+25Vor+33Vpowersupply Bypasswith . . . 01µF//001µFlowESRcapacitorsasclosetoVCCpinsaspossible . . .
IPC-7351B 焊接密度与跨距 C/G/Z 调整

提取图纸画廊 (6 标准工程图 + 9 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
1. 3D真实封装照片级模型REPRESENTATIVE
SY89473UMG (QFN-24-EP(4x4)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
SY89473UMG (QFN-24-EP(4x4)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (25 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
SY89473UMG (QFN-24-EP(4x4)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
SY89473UMG (QFN-24-EP(4x4)) - 4. 封装机械外形图 (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
SY89473UMG (QFN-24-EP(4x4)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (25 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
SY89473UMG (QFN-24-EP(4x4)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (9 张图纸 · 第 1/1 页)
显示第 1–9 张，共 9 张完整原图 (来自 SY89473 系列)
P1 · p01_fig01695×136px
SY89473UMG (QFN-24-EP(4x4)) — General Description
General Description
P1 · p01_fig02743×598px
SY89473UMG (QFN-24-EP(4x4)) — Functional Block Diagram
Functional Block Diagram
P2 · p02_fig01543×542px
SY89473UMG (QFN-24-EP(4x4)) — 24-Pin QFN
24-Pin QFN
P2 · p02_fig01P2
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P10 · p10_fig01786×413px
SY89473UMG (QFN-24-EP(4x4)) — LVPECL Output Interface Applications
LVPECL Output Interface Applications
P10 · p10_fig02892×499px
SY89473UMG (QFN-24-EP(4x4)) — Figure 4a. Parallel Termination-Thevenin Equivalent
Figure 4a. Parallel Termination-Thevenin Equivalent
P10 · p10_fig02P10
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 10 (p10_fig02)
Datasheet Page 10 (p10_fig02)
P11 · p11_fig011776×1281px
SY89473UMG (QFN-24-EP(4x4)) — 24-Pin QFN
24-Pin QFN
P11 · p11_fig01P11
SY89473UMG (QFN-24-EP(4x4)) — Datasheet Page 11 (p11_fig01)
Datasheet Page 11 (p11_fig01)

电气参数与元器件规格详情 (SY89473UMG)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:SY89473UMG (QFN-24-EP(4x4)) 是一款 24 引脚的标准电子与连接器元件，机械封装尺寸为 4.00 × 4.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 40°C to +85°C，内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
40°C to +85°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
2.5GHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (QFN-24-EP(4x4))
引脚总数与中心间距N / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号25 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘25 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 2.70×2.70mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-24-EP(4x4))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.00 × 4.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.80 mm
引脚数 / 总焊盘数Topology
25P / 25Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
QFN-24-EP(4x4)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — SY89473UMG (QFN-24-EP(4x4))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

SY89473UMG (QFN-24-EP(4x4)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 SY89473UMG 采用 QFN-24-EP(4x4) 封装，共 25 脚，引脚间距 0.50 mm。主要引脚包括：1 (VCC: 正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)), 2 (IN0#: 多功能复用 I/O 与外设引脚 IN0# (General)), 3 (VREF-AC0: 多功能复用 I/O 与外设引脚 VREF-AC0 (General)), 4 (VT0: 多功能复用 I/O 与外设引脚 VT0 (General)), 5 (IN0: 多功能复用 I/O 与外设引脚 IN0 (General)), 6 (VCC: 正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic))。

SY89473UMG 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，SY89473UMG (QFN-24-EP(4x4)) 本体轮廓为 4.00 × 4.00 mm，引脚间距 e = 0.50 mm，共计 25 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.70 × 2.70 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 SY89473UMG 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 SY89473UMG (MICROCHIP, QFN-24-EP(4x4)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (25 脚) 与 SY89473 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
2IN0#Digital_IO信号引脚 IN0#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IN0#。支持总线接口：General。
3VREF-AC0Analog信号引脚 VREF-AC0（方向：Analog，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VREF-AC0。支持总线接口：General。
4VT0Digital_IO信号引脚 VT0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VT0。支持总线接口：General。
5IN0Digital_IO信号引脚 IN0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IN0。支持总线接口：General。
6VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
7Q0Digital_IO信号引脚 Q0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：Q0。支持总线接口：General。
8Q0#Digital_IO信号引脚 Q0#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：Q0#。支持总线接口：General。
9VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
10VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
11Q1Digital_IO信号引脚 Q1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：Q1。支持总线接口：General。
12Q1#Digital_IO信号引脚 Q1#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：Q1#。支持总线接口：General。
13VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
14GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
15SELDigital_IO信号引脚 SEL（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SEL。支持总线接口：General。
16NCNC信号引脚 NC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
17GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
18GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
19VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
20IN1#Digital_IO信号引脚 IN1#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IN1#。支持总线接口：General。
21VREF-AC1Analog信号引脚 VREF-AC1（方向：Analog，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VREF-AC1。支持总线接口：General。
22VT1Digital_IO信号引脚 VT1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VT1。支持总线接口：General。
23IN1Digital_IO信号引脚 IN1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：IN1。支持总线接口：General。
24VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
25EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传