SY89473UMG (QFN-24-EP(4x4)) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SY89473UMG (QFN-24-EP(4x4))?

Das Bauteil SY89473UMG von MICROCHIP im QFN-24-EP(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VCC: Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)), 2 (IN0#: Multiplex-I/O- & Peripherie-Pin IN0# (General)), 3 (VREF-AC0: Multiplex-I/O- & Peripherie-Pin VREF-AC0 (General)), 4 (VT0: Multiplex-I/O- & Peripherie-Pin VT0 (General)), 5 (IN0: Multiplex-I/O- & Peripherie-Pin IN0 (General)), 6 (VCC: Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der SY89473UMG?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SY89473UMG (QFN-24-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.70 × 2.70 mm mit 60% Pastenfenster nach IPC-7525.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SY89473UMG heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SY89473UMG (MICROCHIP, QFN-24-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (25/25)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
2	IN0#	I/O	Multiplex-I/O- & Peripherie-Pin IN0# (General)
3	VREF-AC0	Analog	Multiplex-I/O- & Peripherie-Pin VREF-AC0 (General)
4	VT0	I/O	Multiplex-I/O- & Peripherie-Pin VT0 (General)
5	IN0	I/O	Multiplex-I/O- & Peripherie-Pin IN0 (General)
6	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
7	Q0	I/O	Multiplex-I/O- & Peripherie-Pin Q0 (General)
8	Q0#	I/O	Multiplex-I/O- & Peripherie-Pin Q0# (General)
9	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
10	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
11	Q1	I/O	Multiplex-I/O- & Peripherie-Pin Q1 (General)
12	Q1#	I/O	Multiplex-I/O- & Peripherie-Pin Q1# (General)
13	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
14	GND	GND	Masseanschluss (GND)
15	SEL	I/O	Multiplex-I/O- & Peripherie-Pin SEL (General)
16	NC	I/O	Multiplex-I/O- & Peripherie-Pin NC (General)
17	GND	GND	Masseanschluss (GND)
18	GND	GND	Masseanschluss (GND)
19	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
20	IN1#	I/O	Multiplex-I/O- & Peripherie-Pin IN1# (General)
21	VREF-AC1	Analog	Multiplex-I/O- & Peripherie-Pin VREF-AC1 (General)
22	VT1	I/O	Multiplex-I/O- & Peripherie-Pin VT1 (General)
23	IN1	I/O	Multiplex-I/O- & Peripherie-Pin IN1 (General)
24	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
25	EP	GND	Freiliegendes Thermal- & Masse-Pad (EP)

PIN 1 VCC

Power

Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)

Designhinweis: PositivePowerSupply:Connectto+25Vor+33Vpowersupply Bypasswith . . . 01µF//001µFlowESRcapacitorsasclosetoVCCpinsaspossible . . .

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

SY89473UMG (QFN-24-EP(4x4)) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

SY89473UMG (QFN-24-EP(4x4)) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (25 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

SY89473UMG (QFN-24-EP(4x4)) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

SY89473UMG (QFN-24-EP(4x4)) - 4. Gehäuseabmessungen (D×E×A)

QFN-24-EP(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

SY89473UMG (QFN-24-EP(4x4)) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (25 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

SY89473UMG (QFN-24-EP(4x4)) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)

Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für SY89473

P1 · p01_fig01695×136px

General Description

P1 · p01_fig02743×598px

Functional Block Diagram

P2 · p02_fig01543×542px

24-Pin QFN

P2 · p02_fig01P2

Datasheet Page 2 (p02_fig01)

P10 · p10_fig01786×413px

LVPECL Output Interface Applications

P10 · p10_fig02892×499px

Figure 4a. Parallel Termination-Thevenin Equivalent

P10 · p10_fig02P10

Datasheet Page 10 (p10_fig02)

P11 · p11_fig011776×1281px

24-Pin QFN

P11 · p11_fig01P11

Datasheet Page 11 (p11_fig01)

Elektrische Spezifikationen & Bauteildetails (SY89473UMG)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:SY89473UMG (QFN-24-EP(4x4)) ist ein 24-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, 40°C to +85°C Temperaturbereich und Standard I/O / Passive Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

40°C to +85°C

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

2.5GHz

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

4.00 × 4.00 × 0.85 mm (A1=0.03 mm)

Gehäusefamilie: QFN (QFN-24-EP(4x4))

Pinanzahl & RastermaßN / e

24 Pins | Pitch e = 0.50 mm (19.7 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

Standard I/O / Passive

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol25 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint25 Pads · Raster 0.50mm

IPC-7525 60% LotpastenfensterEPAD 2.70×2.70mm Gitterteilung

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-24-EP(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

4.00 × 4.00 mm

Höhe (A) & Raster (e)IPC-7351B

A=0.85mm · e=0.50mm

Pad-Abmessungen (W × L)Level B

0.28 × 0.80 mm

Pins / Gesamt-PadsTopology

25P / 25Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit QFN-24-EP(4x4)	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SY89473UMG (QFN-24-EP(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SY89473UMG (QFN-24-EP(4x4))?

Das Bauteil SY89473UMG von MICROCHIP im QFN-24-EP(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VCC: Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)), 2 (IN0#: Multiplex-I/O- & Peripherie-Pin IN0# (General)), 3 (VREF-AC0: Multiplex-I/O- & Peripherie-Pin VREF-AC0 (General)), 4 (VT0: Multiplex-I/O- & Peripherie-Pin VT0 (General)), 5 (IN0: Multiplex-I/O- & Peripherie-Pin IN0 (General)), 6 (VCC: Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SY89473UMG?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SY89473UMG (QFN-24-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.70 × 2.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SY89473UMG heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SY89473UMG (MICROCHIP, QFN-24-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (25 Pins) & SY89473 VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2	IN0#	Digital_IO	Signalanschluss IN0# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN0#. Unterstützte Bus-Schnittstellen: General.
3	VREF-AC0	Analog	Signalanschluss VREF-AC0 (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VREF-AC0. Unterstützte Bus-Schnittstellen: General.
4	VT0	Digital_IO	Signalanschluss VT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VT0. Unterstützte Bus-Schnittstellen: General.
5	IN0	Digital_IO	Signalanschluss IN0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN0. Unterstützte Bus-Schnittstellen: General.
6	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
7	Q0	Digital_IO	Signalanschluss Q0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q0. Unterstützte Bus-Schnittstellen: General.
8	Q0#	Digital_IO	Signalanschluss Q0# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q0#. Unterstützte Bus-Schnittstellen: General.
9	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
11	Q1	Digital_IO	Signalanschluss Q1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q1. Unterstützte Bus-Schnittstellen: General.
12	Q1#	Digital_IO	Signalanschluss Q1# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q1#. Unterstützte Bus-Schnittstellen: General.
13	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14	GND	GND	Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
15	SEL	Digital_IO	Signalanschluss SEL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SEL. Unterstützte Bus-Schnittstellen: General.
16	NC	NC	Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
17	GND	GND	Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
18	GND	GND	Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
19	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
20	IN1#	Digital_IO	Signalanschluss IN1# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN1#. Unterstützte Bus-Schnittstellen: General.
21	VREF-AC1	Analog	Signalanschluss VREF-AC1 (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VREF-AC1. Unterstützte Bus-Schnittstellen: General.
22	VT1	Digital_IO	Signalanschluss VT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VT1. Unterstützte Bus-Schnittstellen: General.
23	IN1	Digital_IO	Signalanschluss IN1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN1. Unterstützte Bus-Schnittstellen: General.
24	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
25	EP	GND	Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.

4D Studio: SY89473UMG Permalink: /part/C514078 MICROCHIP QFN-24-EP(4x4)Alle Gehäusetypen Alle Hersteller