UFQFPN-48(7x7) · 49P
49P7.0×7.0×0.60mmP=0.5mm
STM32W108 (UFQFPN-48(7x7))
同期ピン配置 (Symbol / 2D / 3D) (49/49)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | VDD_24MHZ | Power | 電源供給入力 (VDD_24MHZ — 3.3V / 5.0V Standard Logic) |
| 2 | VDD_VCO | Power | 電源供給入力 (VDD_VCO — 3.3V / 5.0V Standard Logic) |
| 3 | RF_P | I/O | マルチプレクスI/O・ペリフェラル端子 RF_P (General) |
| 4 | RF_N | I/O | マルチプレクスI/O・ペリフェラル端子 RF_N (General) |
| 5 | VDD_RF | Power | 電源供給入力 (VDD_RF — 3.3V / 5.0V Standard Logic) |
| 6 | RF_TX_ALT_P | I/O | マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_P (General) |
| 7 | RF_TX_ALT_N | I/O | マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_N (General) |
| 8 | VDD_IF | Power | 電源供給入力 (VDD_IF — 3.3V / 5.0V Standard Logic) |
| 9 | BIAS_R | I/O | マルチプレクスI/O・ペリフェラル端子 BIAS_R (General) |
| 10 | VDD_PADSA | Power | 電源供給入力 (VDD_PADSA — 3.3V / 5.0V Standard Logic) |
| 11 | PC5/TX_ACTIVE | I/O | マルチプレクスI/O・ペリフェラル端子 PC5/TX_ACTIVE (General) |
| 12 | nRESET | I | システムイネーブル・ハードウェアリセット (nRESET) |
| 13 | PC6/OSC32B/nTX_ACTIVE | I/O | マルチプレクスI/O・ペリフェラル端子 PC6/OSC32B/nTX_ACTIVE (RTC/CLK) |
| 14 | PC7/OSC32A/OSC32_EXT | I/O | マルチプレクスI/O・ペリフェラル端子 PC7/OSC32A/OSC32_EXT (RTC/CLK) |
| 15 | VREG_OUT | Power | 電源供給入力 (VREG_OUT — 3.3V / 5.0V Standard Logic) |
| 16 | VDD_PADS | Power | 電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic) |
| 17 | VDD_CORE | Power | 電源供給入力 (VDD_CORE — 3.3V / 5.0V Standard Logic) |
| 18 | PA7/TIM1C4/REG_EN | I/O | マルチプレクスI/O・ペリフェラル端子 PA7/TIM1C4/REG_EN (General) |
| 19 | IO20 | I/O | GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9 |
| 20 | IO9 | I/O | GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD |
| 21 | PA0/TIM2C1/SC2MOSI | I/O | マルチプレクスI/O・ペリフェラル端子 PA0/TIM2C1/SC2MOSI (General) |
| 22 | IO11 | I/O | GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID |
| 23 | VDD_PADS | Power | 電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic) |
| 24 | IO13 | I/O | GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ |
| 25 | IO14 | I/O | GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP |
| 26 | IO21 | I/O | GPIO21 / RTC_GPIO21 |
| 27 | IO47 | I/O | GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF |
| 28 | VDD_PADS | Power | 電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic) |
| 29 | PA6/TIM1C3 | I/O | マルチプレクスI/O・ペリフェラル端子 PA6/TIM1C3 (General) |
| 30 | IO30 | I/O | General Purpose Digital I/O Pin IO30 |
| 31 | IO31 | I/O | General Purpose Digital I/O Pin IO31 |
| 32 | SWCLK/JTCK | I/O | マルチプレクスI/O・ペリフェラル端子 SWCLK/JTCK (SWD/JTAG) |
| 33 | PC2/JTDO/SWO | I/O | マルチプレクスI/O・ペリフェラル端子 PC2/JTDO/SWO (SWD/JTAG) |
| 34 | PC3/JTDI | I/O | マルチプレクスI/O・ペリフェラル端子 PC3/JTDI (SWD/JTAG) |
| 35 | PC4/JTMS/SWDIO | I/O | マルチプレクスI/O・ペリフェラル端子 PC4/JTMS/SWDIO (SWD/JTAG) |
| 36 | IO36 | I/O | General Purpose Digital I/O Pin IO36 |
| 37 | VDD_PADS | Power | 電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic) |
| 38 | IO38 | I/O | General Purpose Digital I/O Pin IO38 |
| 39 | VDD_MEM | Power | 電源供給入力 (VDD_MEM — 3.3V / 5.0V Standard Logic) |
| 40 | IO40 | I/O | General Purpose Digital I/O Pin IO40 |
| 41 | PB7/ADC2/IRQC/TIM1C2 | I/O | マルチプレクスI/O・ペリフェラル端子 PB7/ADC2/IRQC/TIM1C2 (ADC) |
| 42 | PB6/ADC1/IRQ6/TIM1C1 | I/O | マルチプレクスI/O・ペリフェラル端子 PB6/ADC1/IRQ6/TIM1C1 (ADC) |
| 43 | IO43 | I/O | General Purpose Digital I/O Pin IO43 |
| 44 | VDD_CORE | Power | 電源供給入力 (VDD_CORE — 3.3V / 5.0V Standard Logic) |
| 45 | VDD_PRE | Power | 電源供給入力 (VDD_PRE — 3.3V / 5.0V Standard Logic) |
| 46 | VDD_SYNTH | Power | 電源供給入力 (VDD_SYNTH — 3.3V / 5.0V Standard Logic) |
| 47 | OSCB | I/O | マルチプレクスI/O・ペリフェラル端子 OSCB (RTC/CLK) |
| 48 | OSCA | I/O | マルチプレクスI/O・ペリフェラル端子 OSCA (RTC/CLK) |
| 49 | EP | GND | 露出サーマルパッド・グラウンド (EP) |
PIN 1 VDD_24MHZ
Power電源供給入力 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDD_24MHZ) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2 · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
電気仕様 & 部品詳細スペック (C20441752)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:C20441752 (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 0.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、ADC, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.03 mm)
パッケージ系列: QFN (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
ADC, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル49 ピン自動バス分類
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口EPAD 5.20×5.20mm メッシュ分割
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — STM32W108 (2)
UFQFPN-48(7x7) · 49P
49P7.0×7.0×0.60mmP=0.5mm
STM32W108 (UFQFPN-48(7x7))
機械寸法 & ランドパターン (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.85 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — C20441752 (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答C20441752 (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2) のピン配置 (Pinout) および電源電圧仕様は？
ST 製 C20441752 (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2 パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDD_24MHZ: 電源供給入力 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)), 2 (VDD_VCO: 電源供給入力 (VDD_VCO — 3.3V / 5.0V Standard Logic)), 3 (RF_P: マルチプレクスI/O・ペリフェラル端子 RF_P (General)), 4 (RF_N: マルチプレクスI/O・ペリフェラル端子 RF_N (General)), 5 (VDD_RF: 電源供給入力 (VDD_RF — 3.3V / 5.0V Standard Logic)), 6 (RF_TX_ALT_P: マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_P (General))。
C20441752 の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、C20441752 (WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.20 × 5.20 mm、IPC-7525 60% 開口ペーストマスク付き）。
C20441752 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C20441752 (ST, WQFN-48_L7.0-W7.0-P0.50-BL-EP5.2) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (49 ピン) & STM32W108 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VDD_24MHZ | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_24MHZ、最大定格: 5.5V) です。 |
| 2 | VDD_VCO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_VCO、最大定格: 5.5V) です。 |
| 3 | RF_P | Digital_IO | 信号端子 RF_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_P。対応バス/インターフェース: General。 |
| 4 | RF_N | Digital_IO | 信号端子 RF_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_N。対応バス/インターフェース: General。 |
| 5 | VDD_RF | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RF、最大定格: 5.5V) です。 |
| 6 | RF_TX_ALT_P | Digital_IO | 信号端子 RF_TX_ALT_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_TX_ALT_P。対応バス/インターフェース: General。 |
| 7 | RF_TX_ALT_N | Digital_IO | 信号端子 RF_TX_ALT_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_TX_ALT_N。対応バス/インターフェース: General。 |
| 8 | VDD_IF | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_IF、最大定格: 5.5V) です。 |
| 9 | BIAS_R | Digital_IO | 信号端子 BIAS_R（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BIAS_R。対応バス/インターフェース: General。 |
| 10 | VDD_PADSA | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADSA、最大定格: 5.5V) です。 |
| 11 | PC5/TX_ACTIVE | Digital_IO | 信号端子 PC5/TX_ACTIVE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/TX_ACTIVE。対応バス/インターフェース: General。 |
| 12 | nRESET | Digital_IO | ローアクティブ・ハードウェアリセット端子 (nRESET)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 13 | PC6/OSC32B/nTX_ACTIVE | Digital_IO | 信号端子 PC6/OSC32B/nTX_ACTIVE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6/OSC32B/nTX_ACTIVE。対応バス/インターフェース: RTC/CLK。 |
| 14 | PC7/OSC32A/OSC32_EXT | Digital_IO | 信号端子 PC7/OSC32A/OSC32_EXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7/OSC32A/OSC32_EXT。対応バス/インターフェース: RTC/CLK。 |
| 15 | VREG_OUT | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VREG_OUT、最大定格: 5.5V) です。 |
| 16 | VDD_PADS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。 |
| 17 | VDD_CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_CORE、最大定格: 5.5V) です。 |
| 18 | PA7/TIM1C4/REG_EN | Digital_IO | 信号端子 PA7/TIM1C4/REG_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/TIM1C4/REG_EN。対応バス/インターフェース: General。 |
| 19 | IO20 | Digital_IO | GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9 |
| 20 | IO9 | Digital_IO | GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD |
| 21 | PA0/TIM2C1/SC2MOSI | Digital_IO | 信号端子 PA0/TIM2C1/SC2MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0/TIM2C1/SC2MOSI。対応バス/インターフェース: General。 |
| 22 | IO11 | Digital_IO | GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID |
| 23 | VDD_PADS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。 |
| 24 | IO13 | Digital_IO | GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ |
| 25 | IO14 | Digital_IO | GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP |
| 26 | IO21 | Digital_IO | GPIO21 / RTC_GPIO21 |
| 27 | IO47 | Digital_IO | GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF |
| 28 | VDD_PADS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。 |
| 29 | PA6/TIM1C3 | Digital_IO | 信号端子 PA6/TIM1C3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6/TIM1C3。対応バス/インターフェース: General。 |
| 30 | IO30 | Digital_IO | General Purpose Digital I/O Pin IO30 |
| 31 | IO31 | Digital_IO | General Purpose Digital I/O Pin IO31 |
| 32 | SWCLK/JTCK | Digital_IO | 信号端子 SWCLK/JTCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SWCLK/JTCK。対応バス/インターフェース: SWD/JTAG。 |
| 33 | PC2/JTDO/SWO | Digital_IO | 信号端子 PC2/JTDO/SWO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2/JTDO/SWO。対応バス/インターフェース: SWD/JTAG。 |
| 34 | PC3/JTDI | Digital_IO | 信号端子 PC3/JTDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3/JTDI。対応バス/インターフェース: SWD/JTAG。 |
| 35 | PC4/JTMS/SWDIO | Digital_IO | 信号端子 PC4/JTMS/SWDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4/JTMS/SWDIO。対応バス/インターフェース: SWD/JTAG。 |
| 36 | IO36 | Digital_IO | General Purpose Digital I/O Pin IO36 |
| 37 | VDD_PADS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。 |
| 38 | IO38 | Digital_IO | General Purpose Digital I/O Pin IO38 |
| 39 | VDD_MEM | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_MEM、最大定格: 5.5V) です。 |
| 40 | IO40 | Digital_IO | General Purpose Digital I/O Pin IO40 |
| 41 | PB7/ADC2/IRQC/TIM1C2 | Digital_IO | 信号端子 PB7/ADC2/IRQC/TIM1C2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7/ADC2/IRQC/TIM1C2。対応バス/インターフェース: ADC。 |
| 42 | PB6/ADC1/IRQ6/TIM1C1 | Digital_IO | 信号端子 PB6/ADC1/IRQ6/TIM1C1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6/ADC1/IRQ6/TIM1C1。対応バス/インターフェース: ADC。 |
| 43 | IO43 | Digital_IO | General Purpose Digital I/O Pin IO43 |
| 44 | VDD_CORE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_CORE、最大定格: 5.5V) です。 |
| 45 | VDD_PRE | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PRE、最大定格: 5.5V) です。 |
| 46 | VDD_SYNTH | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_SYNTH、最大定格: 5.5V) です。 |
| 47 | OSCB | Digital_IO | 信号端子 OSCB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSCB。対応バス/インターフェース: RTC/CLK。 |
| 48 | OSCA | Digital_IO | 信号端子 OSCA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSCA。対応バス/インターフェース: RTC/CLK。 |
| 49 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |