C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

ピン	記号	種別	機能説明 (JA)
1	VDD_24MHZ	Power	電源供給入力 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
2	VDD_VCO	Power	電源供給入力 (VDD_VCO — 3.3V / 5.0V Standard Logic)
3	RF_P	I/O	マルチプレクスI/O・ペリフェラル端子 RF_P (General)
4	RF_N	I/O	マルチプレクスI/O・ペリフェラル端子 RF_N (General)
5	VDD_RF	Power	電源供給入力 (VDD_RF — 3.3V / 5.0V Standard Logic)
6	RF_TX_ALT_P	I/O	マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_P (General)
7	RF_TX_ALT_N	I/O	マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_N (General)
8	VDD_IF	Power	電源供給入力 (VDD_IF — 3.3V / 5.0V Standard Logic)
9	BIAS_R	I/O	マルチプレクスI/O・ペリフェラル端子 BIAS_R (General)
10	VDD_PADSA	Power	電源供給入力 (VDD_PADSA — 3.3V / 5.0V Standard Logic)
11	PC5/TX_ACTIVE	I/O	マルチプレクスI/O・ペリフェラル端子 PC5/TX_ACTIVE (General)
12	nRESET	I	システムイネーブル・ハードウェアリセット (nRESET)
13	IO15	I/O	GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	I/O	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	VREG_OUT	Power	電源供給入力 (VREG_OUT — 3.3V / 5.0V Standard Logic)
16	VDD_PADS	Power	電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic)
17	VDD_CORE	Power	電源供給入力 (VDD_CORE — 3.3V / 5.0V Standard Logic)
18	PA7/TIM1_CH4/REG_EN	I/O	マルチプレクスI/O・ペリフェラル端子 PA7/TIM1_CH4/REG_EN (PWM)
19	IO20	I/O	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	I/O	GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	PA0/TIM2_CH1/SC2MOSI	I/O	マルチプレクスI/O・ペリフェラル端子 PA0/TIM2_CH1/SC2MOSI (PWM)
22	IO11	I/O	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	VDD_PADS	Power	電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic)
24	IO13	I/O	GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	I/O	GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	I/O	GPIO21 / RTC_GPIO21
27	IO47	I/O	GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD_PADS	Power	電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic)
29	PA6/TIM1_CH3	I/O	マルチプレクスI/O・ペリフェラル端子 PA6/TIM1_CH3 (PWM)
30	IO30	I/O	General Purpose Digital I/O Pin IO30
31	IO31	I/O	General Purpose Digital I/O Pin IO31
32	SWCLK/JTCK	I/O	マルチプレクスI/O・ペリフェラル端子 SWCLK/JTCK (SWD/JTAG)
33	PC2/JTDO/SWO	I/O	マルチプレクスI/O・ペリフェラル端子 PC2/JTDO/SWO (SWD/JTAG)
34	PC3/JTDI	I/O	マルチプレクスI/O・ペリフェラル端子 PC3/JTDI (SWD/JTAG)
35	PC4/JTMS/SWDIO	I/O	マルチプレクスI/O・ペリフェラル端子 PC4/JTMS/SWDIO (SWD/JTAG)
36	IO36	I/O	General Purpose Digital I/O Pin IO36
37	VDD_PADS	Power	電源供給入力 (VDD_PADS — 3.3V / 5.0V Standard Logic)
38	IO38	I/O	General Purpose Digital I/O Pin IO38
39	VDD_MEM	Power	電源供給入力 (VDD_MEM — 3.3V / 5.0V Standard Logic)
40	IO40	I/O	General Purpose Digital I/O Pin IO40
41	PB7/ADC2/IRQC/TIM1_CH2	I/O	マルチプレクスI/O・ペリフェラル端子 PB7/ADC2/IRQC/TIM1_CH2 (ADC, PWM)
42	PB6/ADC1/IRQB/TIM1_CH1	I/O	マルチプレクスI/O・ペリフェラル端子 PB6/ADC1/IRQB/TIM1_CH1 (ADC, PWM)
43	IO43	I/O	General Purpose Digital I/O Pin IO43
44	VDD_CORE	Power	電源供給入力 (VDD_CORE — 3.3V / 5.0V Standard Logic)
45	VDD_PRE	Power	電源供給入力 (VDD_PRE — 3.3V / 5.0V Standard Logic)
46	VDD_SYNTH	Power	電源供給入力 (VDD_SYNTH — 3.3V / 5.0V Standard Logic)
47	OSC_IN	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
48	OSC_OUT	I/O	マルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
49	GND	GND	露出サーマルパッド・グラウンド (GND)

機械寸法 & ランドパターン (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

7.00 × 7.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.60mm · e=0.50mm

パッド寸法 (W × L)Level B

0.28 × 0.85 mm

ピン数 / 総パッド数Topology

49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	応用回路に準拠 UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDD_24MHZ: 電源供給入力 (VDD_24MHZ — 3.3V / 5.0V Standard Logic)), 2 (VDD_VCO: 電源供給入力 (VDD_VCO — 3.3V / 5.0V Standard Logic)), 3 (RF_P: マルチプレクスI/O・ペリフェラル端子 RF_P (General)), 4 (RF_N: マルチプレクスI/O・ペリフェラル端子 RF_N (General)), 5 (VDD_RF: 電源供給入力 (VDD_RF — 3.3V / 5.0V Standard Logic)), 6 (RF_TX_ALT_P: マルチプレクスI/O・ペリフェラル端子 RF_TX_ALT_P (General))。

C19397197 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.60 × 5.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

C19397197 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C19397197 (Semiconductor, UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32W108 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VDD_24MHZ	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_24MHZ、最大定格: 5.5V) です。
2	VDD_VCO	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_VCO、最大定格: 5.5V) です。
3	RF_P	Digital_IO	信号端子 RF_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_P。対応バス/インターフェース: General。
4	RF_N	Digital_IO	信号端子 RF_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_N。対応バス/インターフェース: General。
5	VDD_RF	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RF、最大定格: 5.5V) です。
6	RF_TX_ALT_P	Digital_IO	信号端子 RF_TX_ALT_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_TX_ALT_P。対応バス/インターフェース: General。
7	RF_TX_ALT_N	Digital_IO	信号端子 RF_TX_ALT_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RF_TX_ALT_N。対応バス/インターフェース: General。
8	VDD_IF	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_IF、最大定格: 5.5V) です。
9	BIAS_R	Digital_IO	信号端子 BIAS_R（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BIAS_R。対応バス/インターフェース: General。
10	VDD_PADSA	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADSA、最大定格: 5.5V) です。
11	PC5/TX_ACTIVE	Digital_IO	信号端子 PC5/TX_ACTIVE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/TX_ACTIVE。対応バス/インターフェース: General。
12	nRESET	Digital_IO	ローアクティブ・ハードウェアリセット端子 (nRESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
13	IO15	Digital_IO	GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	Digital_IO	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	VREG_OUT	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VREG_OUT、最大定格: 5.5V) です。
16	VDD_PADS	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。
17	VDD_CORE	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_CORE、最大定格: 5.5V) です。
18	PA7/TIM1_CH4/REG_EN	Digital_IO	信号端子 PA7/TIM1_CH4/REG_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/TIM1_CH4/REG_EN。対応バス/インターフェース: PWM。
19	IO20	Digital_IO	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	Digital_IO	GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	PA0/TIM2_CH1/SC2MOSI	Digital_IO	信号端子 PA0/TIM2_CH1/SC2MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0/TIM2_CH1/SC2MOSI。対応バス/インターフェース: PWM。
22	IO11	Digital_IO	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	VDD_PADS	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。
24	IO13	Digital_IO	GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	Digital_IO	GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	Digital_IO	GPIO21 / RTC_GPIO21
27	IO47	Digital_IO	GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD_PADS	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。
29	PA6/TIM1_CH3	Digital_IO	信号端子 PA6/TIM1_CH3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6/TIM1_CH3。対応バス/インターフェース: PWM。
30	IO30	Digital_IO	General Purpose Digital I/O Pin IO30
31	IO31	Digital_IO	General Purpose Digital I/O Pin IO31
32	SWCLK/JTCK	Digital_IO	信号端子 SWCLK/JTCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SWCLK/JTCK。対応バス/インターフェース: SWD/JTAG。
33	PC2/JTDO/SWO	Digital_IO	信号端子 PC2/JTDO/SWO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2/JTDO/SWO。対応バス/インターフェース: SWD/JTAG。
34	PC3/JTDI	Digital_IO	信号端子 PC3/JTDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3/JTDI。対応バス/インターフェース: SWD/JTAG。
35	PC4/JTMS/SWDIO	Digital_IO	信号端子 PC4/JTMS/SWDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4/JTMS/SWDIO。対応バス/インターフェース: SWD/JTAG。
36	IO36	Digital_IO	General Purpose Digital I/O Pin IO36
37	VDD_PADS	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PADS、最大定格: 5.5V) です。
38	IO38	Digital_IO	General Purpose Digital I/O Pin IO38
39	VDD_MEM	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_MEM、最大定格: 5.5V) です。
40	IO40	Digital_IO	General Purpose Digital I/O Pin IO40
41	PB7/ADC2/IRQC/TIM1_CH2	Digital_IO	信号端子 PB7/ADC2/IRQC/TIM1_CH2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7/ADC2/IRQC/TIM1_CH2。対応バス/インターフェース: ADC, PWM。
42	PB6/ADC1/IRQB/TIM1_CH1	Digital_IO	信号端子 PB6/ADC1/IRQB/TIM1_CH1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6/ADC1/IRQB/TIM1_CH1。対応バス/インターフェース: ADC, PWM。
43	IO43	Digital_IO	General Purpose Digital I/O Pin IO43
44	VDD_CORE	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_CORE、最大定格: 5.5V) です。
45	VDD_PRE	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_PRE、最大定格: 5.5V) です。
46	VDD_SYNTH	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_SYNTH、最大定格: 5.5V) です。
47	OSC_IN	Digital_IO	信号端子 OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
48	OSC_OUT	Digital_IO	信号端子 OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
49	GND	GND	パッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: C19397197 Permalink: /part/C19397197 Semiconductor UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 すべてのパッケージすべてのメーカー

C19397197

同期ピン配置 (Symbol / 2D / 3D) (49/49)

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

電気仕様 & 部品詳細スペック (C19397197)

5点工業規格検証

実機検証 & コミュニティ技術レビュー