![STM32F318K8U7 (UFQFPN-32(5x5)) — Figure 5. STM32F318x8 LQFP48 pinout [LQFP-48(7x7)]](/api/v1/assets/C1339707/extracted/figures/p32_fig01.png)
![STM32F318K8U7 (UFQFPN-32(5x5)) — Figure 37. LQFP48 - 48-pin, 7 x 7 mm low-profile quad flat package [LQFP-48(7x7)]](/api/v1/assets/C1339707/extracted/figures/p116_fig01.png)
UFQFPN-32(5x5) · 33P
Sơ đồ Chân Đồng bộ Symbol/2D/3D (33/33)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | VDD_1 | Power | Chân cấp nguồn dương (VDD_1 — 3.3V VDD (Max 4.0V)) |
| 2 | PF0OSC IN(PF0)_ | I/O | Chân Đa năng Vào/Ra & Ngoại vi PF0OSC IN(PF0)_ (SPI, I2C, PWM, RTC/CLK) |
| 3 | PF1OSC OUT(PF1)_ | I/O | Chân Đa năng Vào/Ra & Ngoại vi PF1OSC OUT(PF1)_ (SPI, I2C, RTC/CLK) |
| 4 | NRST | I | Chân Khởi động lại / Kích hoạt Hệ thống (NRST) |
| 5 | VDDA/VREF+ | Power | Chân cấp nguồn dương (VDDA/VREF+ — 3.3V VDD (Max 4.0V)) |
| 6 | 08 -Jun-2017 | I/O | Chân Đa năng Vào/Ra & Ngoại vi 08 -Jun-2017 (RTC/CLK) |
| 7 | PA0 TAMPER2 - - WKUP1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA0 TAMPER2 - - WKUP1 (UART, ADC, RTC/CLK) |
| 8 | PA1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA1 (UART, ADC, RTC/CLK) |
| 9 | PA2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA2 (ADC) |
| 10 | PA3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA3 (ADC) |
| 11 | PA4 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA4 (UART, SPI, ADC) |
| 12 | PA5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA5 (General) |
| 13 | PA6 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA6 (ADC) |
| 14 | PA7 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA7 (ADC, PWM) |
| 15 | PB0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB0 (ADC) |
| 16 | VSS_2 | GND | Chân Mass Tham chiếu (VSS_2) |
| 17 | VDD_2 | Power | Chân cấp nguồn dương (VDD_2 — 3.3V VDD (Max 4.0V)) |
| 18 | PA8 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA8 (I2C, PWM, RTC/CLK) |
| 19 | PA9 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA9 (I2C, PWM) |
| 20 | PA10 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA10 (UART, SPI) |
| 21 | PA11 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA11 (UART, SPI) |
| 22 | PA12 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA12 (UART) |
| 23 | PA13 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA13 (UART, SWD/JTAG) |
| 24 | PA14 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA14 (I2C, SWD/JTAG) |
| 25 | PA15 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PA15 (SPI, SWD/JTAG) |
| 26 | PB3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB3 (UART, SPI, SWD/JTAG) |
| 27 | PB4 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB4 (SPI) |
| 28 | PB5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB5 (SPI, I2C) |
| 29 | PB6 | I/O | Chân Đa năng Vào/Ra & Ngoại vi PB6 (UART) |
| 30 | NPOR | I/O | Chân Đa năng Vào/Ra & Ngoại vi NPOR (General) |
| 31 | BOOT0 | I | Chân Chỉ Ngõ vào (Input-Only) BOOT0 (General) |
| 32 | VSS_1 | GND | Chân Mass Tham chiếu (VSS_1) |
| 33 | EP | GND | Đế Tản nhiệt & Mass Trung tâm (EP) |
PIN 1 VDD_1
PowerChân cấp nguồn dương (VDD_1 — 3.3V VDD (Max 4.0V))
Lưu ý thiết kế: Primary positive power supply input (VDD_1) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 11 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (33 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
UFQFPN-32(5x5) · 5.00×5.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (33 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (11 hình · Trang 1/1)
Hiển thị hình 1–11 trên 11 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip STM32F318
P31 · p31_fig01ĐÚNG KIỂU VỎ
P118 · p118_fig01ĐÚNG KIỂU VỎ
P119 · p119_fig01ĐÚNG KIỂU VỎ
P1 · p01_fig01881×466px
P70 · p70_fig011546×702px
P101 · p101_fig011751×902px
P101 · p101_fig021751×853px
P112 · p112_fig011875×1002px
P113 · p113_fig011546×917px
P32 · p32_fig01ĐÚNG KIỂU VỎ
P116 · p116_fig01ĐÚNG KIỂU VỎ
Thông số Kỹ thuật & Chi tiết Linh kiện (STM32F318K8U7)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:STM32F318K8U7 (UFQFPN-32(5x5)) là vi điều khiển nhúng 32-bit / 8-bit (mcu) 33 chân, kích thước bao hình cơ khí 5.00 × 5.00 × 0.55 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.65 V to 3.6 V, dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG.
Điện áp nguồn hoạt độngV_CC / V_DD
1.65 V to 3.6 V
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
72 MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
14 chân chịu mức 5V (FT)
Kích thước Vỏ đóng gói (D × E × A)D × E × A
5.00 × 5.00 × 0.55 mm (A1=0.04 mm)
Họ đóng gói: QFN (UFQFPN-32(5x5))
Số lượng chân & Bước chânN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Cảnh báo chân Boot Strapping (BOOT0): Không gắn tụ/trở kéo sai mức logic khi cấp nguồn Reset.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol33 chân phân nhóm tự động
IPC-7351B Land Pattern33 pads · Pitch 0.50mm
IPC-7525 Kem hàn 60%EPAD 3.45×3.45mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — STM32F318 (2)
LQFP-48(7x7) · 48P
Kích thước Cơ khí & Land Pattern (UFQFPN-32(5x5))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
5.00 × 5.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.55mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.27 × 0.80 mm
Số chân / Tổng số PadTopology
33P / 33Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Per application circuit UFQFPN-32(5x5) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — STM32F318K8U7 (UFQFPN-32(5x5))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của STM32F318K8U7 (UFQFPN-32(5x5)) như thế nào?
Linh kiện STM32F318K8U7 do ST sản xuất đóng gói kiểu UFQFPN-32(5x5) gồm 33 chân với bước chân (pitch) 0.50 mm, dải điện áp hoạt động VCC 1.65 V to 3.6 V. Các chân tiêu biểu gồm: 1 (VDD_1: Chân cấp nguồn dương (VDD_1 — 3.3V VDD (Max 4.0V))), 2 (PF0OSC IN(PF0)_: Chân Đa năng Vào/Ra & Ngoại vi PF0OSC IN(PF0)_ (SPI, I2C, PWM, RTC/CLK)), 3 (PF1OSC OUT(PF1)_: Chân Đa năng Vào/Ra & Ngoại vi PF1OSC OUT(PF1)_ (SPI, I2C, RTC/CLK)), 4 (NRST: Chân Khởi động lại / Kích hoạt Hệ thống (NRST)), 5 (VDDA/VREF+: Chân cấp nguồn dương (VDDA/VREF+ — 3.3V VDD (Max 4.0V))), 6 (08 -Jun-2017: Chân Đa năng Vào/Ra & Ngoại vi 08 -Jun-2017 (RTC/CLK)).
Kích thước Footprint chuẩn IPC-7351B của STM32F318K8U7 là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ STM32F318K8U7 (UFQFPN-32(5x5)) có kích thước danh định 5.00 × 5.00 mm, bước chân e = 0.50 mm, tổng số 33 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.45 × 3.45 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho STM32F318K8U7 ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của STM32F318K8U7 (ST, UFQFPN-32(5x5)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (33 chân) & Liên kết Biến thể Họ STM32F318Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | VDD_1 | Power_In | Chân cấp nguồn dương (VDD_1) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V). |
| 2 | PF0OSC IN(PF0)_ | Digital_IO | Chân tín hiệu PF0OSC IN(PF0)_ (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): I2C2_SDA, SPI2_NSS. Giao thức hỗ trợ: SPI, I2C, PWM, RTC/CLK. |
| 3 | PF1OSC OUT(PF1)_ | Digital_IO | Chân tín hiệu PF1OSC OUT(PF1)_ (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): I2C2_SCL, SPI2_SCK. Giao thức hỗ trợ: SPI, I2C, RTC/CLK. |
| 4 | NRST | Digital_IO | Chân Reset hệ thống mức tích cực thấp (NRST — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi. |
| 5 | VDDA/VREF+ | Power_In | Chân cấp nguồn dương (VDDA/VREF+) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V). |
| 6 | 08 -Jun-2017 | Digital_IO | Chân tín hiệu 08 -Jun-2017 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): 08 -Jun-2017. Giao thức hỗ trợ: RTC/CLK. |
| 7 | PA0 TAMPER2 - - WKUP1 | Digital_IO | Chân tín hiệu PA0 TAMPER2 - - WKUP1 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA0 TAMPER2 - - WKUP1. Giao thức hỗ trợ: UART, ADC, RTC/CLK. |
| 8 | PA1 | Digital_IO | Chân tín hiệu PA1 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: UART, ADC, RTC/CLK. |
| 9 | PA2 | Digital_IO | Chân tín hiệu PA2 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA2. Giao thức hỗ trợ: ADC. |
| 10 | PA3 | Digital_IO | Chân tín hiệu PA3 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA3. Giao thức hỗ trợ: ADC. |
| 11 | PA4 | Digital_IO | Chân tín hiệu PA4 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): SPI3_NSS. Giao thức hỗ trợ: UART, SPI, ADC. |
| 12 | PA5 | Digital_IO | Chân tín hiệu PA5 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA5. Giao thức hỗ trợ: General. |
| 13 | PA6 | Digital_IO | Chân tín hiệu PA6 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA6. Giao thức hỗ trợ: ADC. |
| 14 | PA7 | Digital_IO | Chân tín hiệu PA7 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA7. Giao thức hỗ trợ: ADC, PWM. |
| 15 | PB0 | Digital_IO | Chân tín hiệu PB0 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB0. Giao thức hỗ trợ: ADC. |
| 16 | VSS_2 | GND | Chân nối đất (VSS_2 — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 17 | VDD_2 | Power_In | Chân cấp nguồn dương (VDD_2) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V). |
| 18 | PA8 | Digital_IO | Chân tín hiệu PA8 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): I2C3_SCL, I2C2_SMBAL. Giao thức hỗ trợ: I2C, PWM, RTC/CLK. |
| 19 | PA9 | Digital_IO | Chân tín hiệu PA9 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): I2C3_SMBAL. Giao thức hỗ trợ: I2C, PWM. |
| 20 | PA10 | Digital_IO | Chân tín hiệu PA10 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI2_MISO. Giao thức hỗ trợ: UART, SPI. |
| 21 | PA11 | Digital_IO | Chân tín hiệu PA11 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI2_MOSI. Giao thức hỗ trợ: UART, SPI. |
| 22 | PA12 | Digital_IO | Chân tín hiệu PA12 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): PA12. Giao thức hỗ trợ: UART. |
| 23 | PA13 | Digital_IO | Chân tín hiệu PA13 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): PA13. Giao thức hỗ trợ: UART, SWD/JTAG. |
| 24 | PA14 | Digital_IO | Chân tín hiệu PA14 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): I2C1_SDA. Giao thức hỗ trợ: I2C, SWD/JTAG. |
| 25 | PA15 | Digital_IO | Chân tín hiệu PA15 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI3_NSS. Giao thức hỗ trợ: SPI, SWD/JTAG. |
| 26 | PB3 | Digital_IO | Chân tín hiệu PB3 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI3_SCK. Giao thức hỗ trợ: UART, SPI, SWD/JTAG. |
| 27 | PB4 | Digital_IO | Chân tín hiệu PB4 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI3_MISO. Giao thức hỗ trợ: SPI. |
| 28 | PB5 | Digital_IO | Chân tín hiệu PB5 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): SPI3_MOSI. Giao thức hỗ trợ: SPI, I2C. |
| 29 | PB6 | Digital_IO | Chân tín hiệu PB6 (I/O, miền áp 3.3V VDD (5V-Tolerant FT)). Các chức năng ghép kênh (Alternate Functions): PB6. Giao thức hỗ trợ: UART. |
| 30 | NPOR | Digital_IO | Chân tín hiệu NPOR (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): NPOR. Giao thức hỗ trợ: General. |
| 31 | BOOT0 | Digital_IO | Chân tín hiệu BOOT0 (I, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): BOOT0. Giao thức hỗ trợ: General. |
| 32 | VSS_1 | GND | Chân nối đất (VSS_1 — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 33 | EP | GND | Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |