ChipDocs.org
⌘K
2284 부품PDF 업로드
STM32F101TBU6TR (VFQFPN36(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F101TBU6TR

STID: C2055114VFQFPN36(6x6) · 37 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · STM32F101TBU6TR (VFQFPN36(6x6))1VDD_32PD03PD14NRST5VSSA6VDDA7PA0 WKUP -8PA19PA210PA311PA412PA513PA614PA715PB016PB117PB218VSS_119VDD_137EP36VSS_335BOOT034PB733PB632PB531PB430PB329PA1528PA1427VDD_226VSS_225PA1324PA1223PA1122PA1021PA920PA8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2D 풋프린트
12345678910111213141516171819202122232425262728293031323334353637E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 6.00mm × 6.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (37/37)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDD_3Power전원 공급 입력 핀 (VDD_3 — 3.3V VDD (Max 4.0V))
2PD0I/O다중화 I/O 및 주변장치 핀 PD0 (General)
3PD1I/O다중화 I/O 및 주변장치 핀 PD1 (General)
4NRSTI시스템 활성화 및 하드웨어 리셋 (NRST)
5VSSAGND접지 기준 핀 (VSSA)
6VDDAPower전원 공급 입력 핀 (VDDA — 3.3V VDD (Max 4.0V))
7PA0 WKUP -I/O다중화 I/O 및 주변장치 핀 PA0 WKUP - (UART, ADC)
8PA1I/O다중화 I/O 및 주변장치 핀 PA1 (UART, ADC)
9PA2I/O다중화 I/O 및 주변장치 핀 PA2 (UART, ADC)
10PA3I/O다중화 I/O 및 주변장치 핀 PA3 (UART, ADC)
11PA4I/O다중화 I/O 및 주변장치 핀 PA4 (SPI, ADC)
12PA5I/O다중화 I/O 및 주변장치 핀 PA5 (SPI, ADC)
13PA6I/O다중화 I/O 및 주변장치 핀 PA6 (SPI, ADC)
14PA7I/O다중화 I/O 및 주변장치 핀 PA7 (SPI, ADC)
15PB0I/O다중화 I/O 및 주변장치 핀 PB0 (ADC)
16PB1I/O다중화 I/O 및 주변장치 핀 PB1 (ADC)
17PB2I/O다중화 I/O 및 주변장치 핀 PB2 (General)
18VSS_1GND접지 기준 핀 (VSS_1)
19VDD_1Power전원 공급 입력 핀 (VDD_1 — 3.3V VDD (Max 4.0V))
20PA8I/O다중화 I/O 및 주변장치 핀 PA8 (UART, RTC/CLK)
21PA9I/O다중화 I/O 및 주변장치 핀 PA9 (UART)
22PA10I/O다중화 I/O 및 주변장치 핀 PA10 (UART)
23PA11I/O다중화 I/O 및 주변장치 핀 PA11 (UART)
24PA12I/O다중화 I/O 및 주변장치 핀 PA12 (UART)
25PA13I/O다중화 I/O 및 주변장치 핀 PA13 (SWD/JTAG)
26VSS_2GND접지 기준 핀 (VSS_2)
27VDD_2Power전원 공급 입력 핀 (VDD_2 — 3.3V VDD (Max 4.0V))
28PA14I/O다중화 I/O 및 주변장치 핀 PA14 (SWD/JTAG)
29PA15I/O다중화 I/O 및 주변장치 핀 PA15 (SWD/JTAG)
30PB3I/O다중화 I/O 및 주변장치 핀 PB3 (SWD/JTAG)
31PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
32PB5I/O다중화 I/O 및 주변장치 핀 PB5 (I2C)
33PB6I/O다중화 I/O 및 주변장치 핀 PB6 (I2C)
34PB7I/O다중화 I/O 및 주변장치 핀 PB7 (I2C)
35BOOT0I입력 전용 핀 BOOT0 (General)
36VSS_3GND접지 기준 핀 (VSS_3)
37EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDD_3
Power
전원 공급 입력 핀 (VDD_3 — 3.3V VDD (Max 4.0V))
설계 권장 사항: VDD_3
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 11 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: STM32F101TBU6TR (ST · VFQFPN36(6x6))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
STM32F101TBU6TR (VFQFPN36(6x6)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (37 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
STM32F101TBU6TR (VFQFPN36(6x6)) - 4. 패키지 외형 치수 (D×E×A)
VFQFPN36(6x6) · 6.00×6.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
STM32F101TBU6TR (VFQFPN36(6x6)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (37 Pads)확대 ›
6. 응용 회로도SCHEMATIC
STM32F101TBU6TR (VFQFPN36(6x6)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (11개 도면 · 1/1 페이지)
STM32F101 제품군의 원본 도면 11개 중 1–11번째 표시 중
P74 · p74_fig01정확한 패키지 일치
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 38. UFQFPN48 recommended footprint
Figure 38. UFQFPN48 recommended footprint
P76 · p76_fig01정확한 패키지 일치
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P78 · p78_fig01정확한 패키지 일치
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P1 · p01_fig01881×725px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
P31 · p31_fig011744×758px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 9. Pin loading conditions Figure 10. Pin input voltage
Figure 9. Pin loading conditions Figure 10. Pin input voltage
P31 · p31_fig021546×1237px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 11. Power supply scheme
Figure 11. Power supply scheme
P31 · p31_fig01P31
STM32F101TBU6TR (VFQFPN36(6x6)) — Datasheet Page 31 (p31_fig01)
Datasheet Page 31 (p31_fig01)
P47 · p47_fig011546×567px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 21. Typical application with an 8 MHz crystal
Figure 21. Typical application with an 8 MHz crystal
P81 · p81_fig011546×1068px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
P96 · p96_fig011546×2090px
STM32F101TBU6TR (VFQFPN36(6x6)) — Revision history STM32F101x8, STM32F101xB
Revision history STM32F101x8, STM32F101xB
P99 · p99_fig011546×2083px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8, STM32F101xB Revision history
STM32F101x8, STM32F101xB Revision history

전기적 사양 & 상세 부품 사양 (STM32F101TBU6TR)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
임베디드 마이크로컨트롤러 (MCU)
상세 개요:STM32F101TBU6TR (VFQFPN36(6x6)) 부품은 36핀 임베디드 마이크로컨트롤러 (MCU)로, 패키지 외형 치수는 6.00 × 6.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 3.0V ~ 3.6V (Typ 3.3V), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
36 MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
6.00 × 6.00 × 0.90 mm (A1=0.04 mm)
패키지 패밀리: QFN (VFQFPN36(6x6))
핀 수 및 리드 피치N / e
36 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: 부트 스트래핑 핀 주의 (PB2, BOOT0): 전원 리셋 시 부트 모드를 변경하는 외부 풀업/풀다운 충돌에 주의하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼37 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트37 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 3.70×3.70mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (VFQFPN36(6x6))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
6.00 × 6.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.50mm
패드 크기 (W × L)Level B
0.27 × 0.95 mm
핀 수 / 총 패드 수Topology
37P / 37Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
VFQFPN36(6x6)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — STM32F101TBU6TR (VFQFPN36(6x6))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

STM32F101TBU6TR (VFQFPN36(6x6))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

ST에서 제조한 STM32F101TBU6TR(VFQFPN36(6x6) 패키지)은 핀 피치 0.50 mm의 37핀 소자입니다. 주요 핀 구성: 1 (VDD_3: 전원 공급 입력 핀 (VDD_3 — 3.3V VDD (Max 4.0V))), 2 (PD0: 다중화 I/O 및 주변장치 핀 PD0 (General)), 3 (PD1: 다중화 I/O 및 주변장치 핀 PD1 (General)), 4 (NRST: 시스템 활성화 및 하드웨어 리셋 (NRST)), 5 (VSSA: 접지 기준 핀 (VSSA)), 6 (VDDA: 전원 공급 입력 핀 (VDDA — 3.3V VDD (Max 4.0V))).

STM32F101TBU6TR의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 STM32F101TBU6TR(VFQFPN36(6x6)) 본체 크기는 6.00 × 6.00 mm, 피치 e = 0.50 mm이며 총 37개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 3.70 × 3.70 mm, IPC-7525 60% 스텐실 창 적용).

STM32F101TBU6TR용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 STM32F101TBU6TR(ST, VFQFPN36(6x6))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (37 핀) 및 STM32F101 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDD_3Power_In3.3V VDD (Max 4.0V) 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_3, 최대 정격: 4.0V)입니다.
2PD0Digital_IO신호 단자 PD0 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PD0. 지원 버스 프로토콜: General.
3PD1Digital_IO신호 단자 PD1 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PD1. 지원 버스 프로토콜: General.
4NRSTDigital_IO로우 액티브 하드웨어 리셋 단자 (NRST): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
5VSSAGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSSA)입니다.
6VDDAPower_In3.3V VDD (Max 4.0V) 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA, 최대 정격: 4.0V)입니다.
7PA0 WKUP -Digital_IO신호 단자 PA0 WKUP - (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA0 WKUP -. 지원 버스 프로토콜: UART, ADC.
8PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: UART, ADC.
9PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: UART, ADC.
10PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: UART, ADC.
11PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): SPI1_NSS. 지원 버스 프로토콜: SPI, ADC.
12PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): SPI1_SCK. 지원 버스 프로토콜: SPI, ADC.
13PA6Digital_IO신호 단자 PA6 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): SPI1_MISO. 지원 버스 프로토콜: SPI, ADC.
14PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): SPI1_MOSI. 지원 버스 프로토콜: SPI, ADC.
15PB0Digital_IO신호 단자 PB0 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PB0. 지원 버스 프로토콜: ADC.
16PB1Digital_IO신호 단자 PB1 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PB1. 지원 버스 프로토콜: ADC.
17PB2Digital_IO신호 단자 PB2 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PB2. 지원 버스 프로토콜: General.
18VSS_1GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS_1)입니다.
19VDD_1Power_In3.3V VDD (Max 4.0V) 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_1, 최대 정격: 4.0V)입니다.
20PA8Digital_IO신호 단자 PA8 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA8. 지원 버스 프로토콜: UART, RTC/CLK.
21PA9Digital_IO신호 단자 PA9 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA9. 지원 버스 프로토콜: UART.
22PA10Digital_IO신호 단자 PA10 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA10. 지원 버스 프로토콜: UART.
23PA11Digital_IO신호 단자 PA11 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA11. 지원 버스 프로토콜: UART.
24PA12Digital_IO신호 단자 PA12 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA12. 지원 버스 프로토콜: UART.
25PA13Digital_IO신호 단자 PA13 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA13. 지원 버스 프로토콜: SWD/JTAG.
26VSS_2GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS_2)입니다.
27VDD_2Power_In3.3V VDD (Max 4.0V) 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD_2, 최대 정격: 4.0V)입니다.
28PA14Digital_IO신호 단자 PA14 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA14. 지원 버스 프로토콜: SWD/JTAG.
29PA15Digital_IO신호 단자 PA15 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PA15. 지원 버스 프로토콜: SWD/JTAG.
30PB3Digital_IO신호 단자 PB3 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PB3. 지원 버스 프로토콜: SWD/JTAG.
31PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
32PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): I2C1_SMBAL. 지원 버스 프로토콜: I2C.
33PB6Digital_IO신호 단자 PB6 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): I2C1_SCL. 지원 버스 프로토콜: I2C.
34PB7Digital_IO신호 단자 PB7 (방향: I/O, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): I2C1_SDA. 지원 버스 프로토콜: I2C.
35BOOT0Digital_IO신호 단자 BOOT0 (방향: I, 전압 도메인: 3.3V VDD (Max 4.0V)). 다중화 대체 기능 (Alternate Functions): BOOT0. 지원 버스 프로토콜: General.
36VSS_3GND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS_3)입니다.
37EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드