ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
STM32F101TBU6TR (VFQFPN36(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F101TBU6TR

STID: C2055114VFQFPN36(6x6) · 37 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · STM32F101TBU6TR (VFQFPN36(6x6))1VDD_32PD03PD14NRST5VSSA6VDDA7PA0 WKUP -8PA19PA210PA311PA412PA513PA614PA715PB016PB117PB218VSS_119VDD_137EP36VSS_335BOOT034PB733PB632PB531PB430PB329PA1528PA1427VDD_226VSS_225PA1324PA1223PA1122PA1021PA920PA8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425262728293031323334353637E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (37/37)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDD_3PowerVersorgungsspannungseingang (VDD_3 — 3.3V VDD (Max 4.0V))
2PD0I/OMultiplex-I/O- & Peripherie-Pin PD0 (General)
3PD1I/OMultiplex-I/O- & Peripherie-Pin PD1 (General)
4NRSTISystemfreigabe & Hardware-Reset (NRST)
5VSSAGNDMasseanschluss (VSSA)
6VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V VDD (Max 4.0V))
7PA0 WKUP -I/OMultiplex-I/O- & Peripherie-Pin PA0 WKUP - (UART, ADC)
8PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (UART, ADC)
9PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (UART, ADC)
10PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (UART, ADC)
11PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (SPI, ADC)
12PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (SPI, ADC)
13PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (SPI, ADC)
14PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (SPI, ADC)
15PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (ADC)
16PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (ADC)
17PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
18VSS_1GNDMasseanschluss (VSS_1)
19VDD_1PowerVersorgungsspannungseingang (VDD_1 — 3.3V VDD (Max 4.0V))
20PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (UART, RTC/CLK)
21PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (UART)
22PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (UART)
23PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (UART)
24PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (UART)
25PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (SWD/JTAG)
26VSS_2GNDMasseanschluss (VSS_2)
27VDD_2PowerVersorgungsspannungseingang (VDD_2 — 3.3V VDD (Max 4.0V))
28PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (SWD/JTAG)
29PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (SWD/JTAG)
30PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (SWD/JTAG)
31PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
32PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (I2C)
33PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (I2C)
34PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (I2C)
35BOOT0IReiner Eingangs-Pin BOOT0 (General)
36VSS_3GNDMasseanschluss (VSS_3)
37EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDD_3
Power
Versorgungsspannungseingang (VDD_3 — 3.3V VDD (Max 4.0V))
Designhinweis: VDD_3
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: STM32F101TBU6TR (ST · VFQFPN36(6x6))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
STM32F101TBU6TR (VFQFPN36(6x6)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (37 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
STM32F101TBU6TR (VFQFPN36(6x6)) - 4. Gehäuseabmessungen (D×E×A)
VFQFPN36(6x6) · 6.00×6.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
STM32F101TBU6TR (VFQFPN36(6x6)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (37 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
STM32F101TBU6TR (VFQFPN36(6x6)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für STM32F101
P74 · p74_fig01EXAKTES GEHÄUSE
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 38. UFQFPN48 recommended footprint
Figure 38. UFQFPN48 recommended footprint
P76 · p76_fig01EXAKTES GEHÄUSE
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P78 · p78_fig01EXAKTES GEHÄUSE
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P1 · p01_fig01881×725px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
P31 · p31_fig011744×758px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 9. Pin loading conditions Figure 10. Pin input voltage
Figure 9. Pin loading conditions Figure 10. Pin input voltage
P31 · p31_fig021546×1237px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 11. Power supply scheme
Figure 11. Power supply scheme
P31 · p31_fig01P31
STM32F101TBU6TR (VFQFPN36(6x6)) — Datasheet Page 31 (p31_fig01)
Datasheet Page 31 (p31_fig01)
P47 · p47_fig011546×567px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 21. Typical application with an 8 MHz crystal
Figure 21. Typical application with an 8 MHz crystal
P81 · p81_fig011546×1068px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
P96 · p96_fig011546×2090px
STM32F101TBU6TR (VFQFPN36(6x6)) — Revision history STM32F101x8, STM32F101xB
Revision history STM32F101x8, STM32F101xB
P99 · p99_fig011546×2083px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8, STM32F101xB Revision history
STM32F101x8, STM32F101xB Revision history

Elektrische Spezifikationen & Bauteildetails (STM32F101TBU6TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:STM32F101TBU6TR (VFQFPN36(6x6)) ist ein 36-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 6.00 × 6.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.0V ~ 3.6V (Typ 3.3V) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
36 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 0.90 mm (A1=0.04 mm)
Gehäusefamilie: QFN (VFQFPN36(6x6))
Pinanzahl & RastermaßN / e
36 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (PB2, BOOT0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol37 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint37 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (VFQFPN36(6x6))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.27 × 0.95 mm
Pins / Gesamt-PadsTopology
37P / 37Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
VFQFPN36(6x6)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — STM32F101TBU6TR (VFQFPN36(6x6))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des STM32F101TBU6TR (VFQFPN36(6x6))?

Das Bauteil STM32F101TBU6TR von ST im VFQFPN36(6x6)-Gehäuse besitzt 37 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD_3: Versorgungsspannungseingang (VDD_3 — 3.3V VDD (Max 4.0V))), 2 (PD0: Multiplex-I/O- & Peripherie-Pin PD0 (General)), 3 (PD1: Multiplex-I/O- & Peripherie-Pin PD1 (General)), 4 (NRST: Systemfreigabe & Hardware-Reset (NRST)), 5 (VSSA: Masseanschluss (VSSA)), 6 (VDDA: Versorgungsspannungseingang (VDDA — 3.3V VDD (Max 4.0V))).

Welche IPC-7351B Land-Pattern-Abmessungen hat der STM32F101TBU6TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des STM32F101TBU6TR (VFQFPN36(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.50 mm und 37 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für STM32F101TBU6TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für STM32F101TBU6TR (ST, VFQFPN36(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (37 Pins) & STM32F101 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDD_3Power_InPositiver Versorgungseingang (VDD_3) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
2PD0Digital_IOSignalanschluss PD0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PD0. Unterstützte Bus-Schnittstellen: General.
3PD1Digital_IOSignalanschluss PD1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PD1. Unterstützte Bus-Schnittstellen: General.
4NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
5VSSAGNDElektrischer 0V-Masserückführungsanschluss (VSSA) für Kernlogik, I/O-Treiber und Analogblöcke.
6VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
7PA0 WKUP -Digital_IOSignalanschluss PA0 WKUP - (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA0 WKUP -. Unterstützte Bus-Schnittstellen: UART, ADC.
8PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: UART, ADC.
9PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: UART, ADC.
10PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: UART, ADC.
11PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_NSS. Unterstützte Bus-Schnittstellen: SPI, ADC.
12PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_SCK. Unterstützte Bus-Schnittstellen: SPI, ADC.
13PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_MISO. Unterstützte Bus-Schnittstellen: SPI, ADC.
14PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_MOSI. Unterstützte Bus-Schnittstellen: SPI, ADC.
15PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: ADC.
16PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: ADC.
17PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
18VSS_1GNDElektrischer 0V-Masserückführungsanschluss (VSS_1) für Kernlogik, I/O-Treiber und Analogblöcke.
19VDD_1Power_InPositiver Versorgungseingang (VDD_1) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
20PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: UART, RTC/CLK.
21PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: UART.
22PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: UART.
23PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: UART.
24PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: UART.
25PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: SWD/JTAG.
26VSS_2GNDElektrischer 0V-Masserückführungsanschluss (VSS_2) für Kernlogik, I/O-Treiber und Analogblöcke.
27VDD_2Power_InPositiver Versorgungseingang (VDD_2) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
28PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: SWD/JTAG.
29PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: SWD/JTAG.
30PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: SWD/JTAG.
31PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
32PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C1_SMBAL. Unterstützte Bus-Schnittstellen: I2C.
33PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C1_SCL. Unterstützte Bus-Schnittstellen: I2C.
34PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C1_SDA. Unterstützte Bus-Schnittstellen: I2C.
35BOOT0Digital_IOSignalanschluss BOOT0 (Richtung: I, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: BOOT0. Unterstützte Bus-Schnittstellen: General.
36VSS_3GNDElektrischer 0V-Masserückführungsanschluss (VSS_3) für Kernlogik, I/O-Treiber und Analogblöcke.
37EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload