PIC18LF13K50T-I/SS (SSOP-20-208mil) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18LF13K50T-I/SS

MICROCHIPSSOP-20-208mil · 20 Pins · Pitch 0.65mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC18LF13K50T-I/SS (SSOP-20-208mil)1VDD2IO233V34NC5IO26IO37NC8IO09IO410RB7/TX/CK RB20VSS19RA0/D+/PGD R18IO1917VUSB16IO1815IO1714IO1613IO1512IO711IO6Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617181920E=5.30mm · Pitch e=0.65mmD=7.20mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 5.30mm × 7.20mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (20/20)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDPowerVersorgungsspannungseingang (VDD — 1.8V-3.6V)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNCNo Connect (Leave Floating)
5IO2I/OGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4I/OGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10RB7/TX/CK RB7 TX CKI/OMultiplex-I/O- & Peripherie-Pin RB7/TX/CK RB7 TX CK (General)
11IO6I/OGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VUSBI/OMultiplex-I/O- & Peripherie-Pin VUSB (General)
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19RA0/D+/PGD RA0 D+ PGDI/OMultiplex-I/O- & Peripherie-Pin RA0/D+/PGD RA0 D+ PGD (USB)
20VSSGNDMasseanschluss (VSS)
PIN 1 VDD
Power
Versorgungsspannungseingang (VDD — 1.8V-3.6V)
Designhinweis: PositivesupplyforlogicandI/Opins
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (20 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 4. Gehäuseabmessungen (D×E×A)
SSOP-20-208mil · 5.30×7.20mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (20 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC18LF13K50T-I/SS (SSOP-20-208mil) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für PIC18LF13K50
P1 · p01_fig01377×200px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — 20-Pin USB Flash Microcontrollers with XLP Technology
20-Pin USB Flash Microcontrollers with XLP Technology
P113 · p113_fig011777×433px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 14-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 14-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P113 · p113_fig021398×500px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 14-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 14-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P114 · p114_fig011537×597px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 14-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 14-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P115 · p115_fig011558×986px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 14-3: EXAMPLE SIMPLIFIED BLOCK DIAGRAM OF THE ENHANCED PWM MODE Duty Cycle Registers
FIGURE 14-3: EXAMPLE SIMPLIFIED BLOCK DIAGRAM OF THE ENHANCED PWM MODE Duty Cycle Registers
P137 · p137_fig011777×951px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 15-2: TYPICAL SPI MASTER/SLAVE CONNECTION
FIGURE 15-2: TYPICAL SPI MASTER/SLAVE CONNECTION
P148 · p148_fig011777×2484px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 15-8: I2C™ SLAVE MODE TIMING WITH SEN = 0 (RECEPTION, 7-BIT ADDRESS)
FIGURE 15-8: I2C™ SLAVE MODE TIMING WITH SEN = 0 (RECEPTION, 7-BIT ADDRESS)
P148 · p148_fig01P148
PIC18LF13K50T-I/SS (SSOP-20-208mil) — Datasheet Page 148 (p148_fig01)
Datasheet Page 148 (p148_fig01)
P149 · p149_fig011777×2471px
PIC18LF13K50T-I/SS (SSOP-20-208mil) — FIGURE 15-9: I2C™ SLAVE MODE TIMING (TRANSMISSION, 7-BIT ADDRESS)
FIGURE 15-9: I2C™ SLAVE MODE TIMING (TRANSMISSION, 7-BIT ADDRESS)
P398 · p398_fig01Alle Gehäuse im PDF
PIC18LF13K50T-I/SS (SSOP-20-208mil) — PIC18(L)F1XK50
PIC18(L)F1XK50

Elektrische Spezifikationen & Bauteildetails (PIC18LF13K50T-I/SS)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC18LF13K50T-I/SS (SSOP-20-208mil) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.20 × 5.30 × 1.85 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V-3.6V Versorgungsspannung, -40°C to 85°C Temperaturbereich und USB, UART, SPI, I2C, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V-3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to 85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
16 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.20 × 5.30 × 1.85 mm (A1=0.15 mm)
Gehäusefamilie: TSSOP (SSOP-20-208mil)
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol20 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint20 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SSOP-20-208mil)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.20 × 5.30 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.85mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.42 × 1.60 mm
Pins / Gesamt-PadsTopology
20P / 20Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
SSOP-20-208mil
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC18LF13K50T-I/SS (SSOP-20-208mil)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC18LF13K50T-I/SS (SSOP-20-208mil)?

Das Bauteil PIC18LF13K50T-I/SS von MICROCHIP im SSOP-20-208mil-Gehäuse besitzt 20 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 1.8V-3.6V. Wichtige Pins: 1 (VDD: Versorgungsspannungseingang (VDD — 1.8V-3.6V)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC18LF13K50T-I/SS?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC18LF13K50T-I/SS (SSOP-20-208mil) 5.30 × 7.20 mm bei einem Pitch e = 0.65 mm und 20 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC18LF13K50T-I/SS heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC18LF13K50T-I/SS (MICROCHIP, SSOP-20-208mil) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (20 Pins) & PIC18LF13K50 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V-3.6V (Max. 3.6V).
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNo_ConnectNo Connect (Leave Floating)
5IO2Digital_IOGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9IO4Digital_IOGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10RB7/TX/CK RB7 TX CKDigital_IOSignalanschluss RB7/TX/CK RB7 TX CK (Richtung: I/O, Spannungsbereich: 1.8V-3.6V). Alternative Multiplex-Funktionen: RB7/TX/CK RB7 TX CK. Unterstützte Bus-Schnittstellen: General.
11IO6Digital_IOGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VUSBDigital_IOSignalanschluss VUSB (Richtung: I/O, Spannungsbereich: 1.8V-3.6V). Alternative Multiplex-Funktionen: VUSB. Unterstützte Bus-Schnittstellen: General.
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19RA0/D+/PGD RA0 D+ PGDDigital_IOSignalanschluss RA0/D+/PGD RA0 D+ PGD (Richtung: I/O, Spannungsbereich: 1.8V-3.6V). Alternative Multiplex-Funktionen: RA0/D+/PGD RA0 D+ PGD. Unterstützte Bus-Schnittstellen: USB.
20VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.