ChipDocs.org
4082 器件上传PDF
MCP6294-E/ST (TSSOP-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP6294-E/ST

MICROCHIPTSSOP-14 · 14 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · MCP6294-E/ST (TSSOP-14)1V OUTA2V INA–3V INA+4VSS5V INB+6V INB–7V OUTB14VOUTD13VIND-12VIND+11VSS10VINC+9VINC-8VDDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.815.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
1234567891011121314E=4.40mm · Pitch e=0.65mmD=5.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.40mm × 5.00mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (14/14)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1V OUTAI/O多功能复用 I/O 与外设引脚 V OUTA (General)
2V INA–I/O多功能复用 I/O 与外设引脚 V INA– (General)
3V INA+I/O多功能复用 I/O 与外设引脚 V INA+ (General)
4VSSGND电源参考地引脚 (VSS)
5V INB+I/O多功能复用 I/O 与外设引脚 V INB+ (General)
6V INB–I/O多功能复用 I/O 与外设引脚 V INB– (General)
7V OUTBI/O多功能复用 I/O 与外设引脚 V OUTB (General)
8VDDPower正电源供电引脚 (VDD — 2.4V to 6.0V)
9VINC-Power正电源供电引脚 (VINC- — 2.4V to 6.0V)
10VINC+Power正电源供电引脚 (VINC+ — 2.4V to 6.0V)
11VSSGND电源参考地引脚 (VSS)
12VIND+Power正电源供电引脚 (VIND+ — 2.4V to 6.0V)
13VIND-Power正电源供电引脚 (VIND- — 2.4V to 6.0V)
14VOUTDPower正电源供电引脚 (VOUTD — 2.4V to 6.0V)
PIN 1 V OUTA
I/O
多功能复用 I/O 与外设引脚 V OUTA (General)
PCB布线建议: AnalogOutput(opampA)
IPC-7351B 焊接密度与跨距 C/G/Z 调整

提取图纸画廊 (6 标准工程图 + 11 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
1. 3D真实封装照片级模型REPRESENTATIVE
MCP6294-E/ST (TSSOP-14) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
MCP6294-E/ST (TSSOP-14) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (14 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
MCP6294-E/ST (TSSOP-14) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
MCP6294-E/ST (TSSOP-14) - 4. 封装机械外形图 (D×E×A)
TSSOP-14 · 4.40×5.00mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
MCP6294-E/ST (TSSOP-14) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (14 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
MCP6294-E/ST (TSSOP-14) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (11 张图纸 · 第 1/1 页)
显示第 1–11 张，共 11 张完整原图 (来自 MCP6294 系列)
P1 · p01_fig011777×1021px
MCP6294-E/ST (TSSOP-14) — © 2007 Microchip Technology Inc. DS21812E-page 1 | • SPICE Macro Models • FilterLab® Software • Mindi™ Simulation Tool • MAPS (Microchip Advanced Part Selector) • Analog Demonstration and Evaluation Boards • Application Notes | Package Type
© 2007 Microchip Technology Inc. DS21812E-page 1 | • SPICE Macro Models • FilterLab® Software • Mindi™ Simulation Tool • MAPS (Microchip Advanced Part Selector) • Analog Demonstration and Evaluation Boards • Application Notes | Package Type
P12 · p12_fig01867×702px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-2: Protecting the Analog Inputs.
FIGURE 4-2: Protecting the Analog Inputs.
P12 · p12_fig021543×591px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-1: Simplified Analog Input ESD Structures.
FIGURE 4-1: Simplified Analog Input ESD Structures.
P14 · p14_fig011777×843px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-6: Unused Op Amps.
FIGURE 4-6: Unused Op Amps.
P15 · p15_fig011417×565px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-8: Multiple Feedback Low- Pass Filter. This filter, and others, can be designed using Microchip’s Filter design software. Refer to Section 5.0 “Design Aids”
FIGURE 4-8: Multiple Feedback Low- Pass Filter. This filter, and others, can be designed using Microchip’s Filter design software. Refer to Section 5.0 “Design Aids”
P15 · p15_fig02867×478px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-8: Multiple Feedback Low- Pass Filter. This filter, and others, can be designed using Microchip’s Filter design software. Refer to Section 5.0 “Design Aids”
FIGURE 4-8: Multiple Feedback Low- Pass Filter. This filter, and others, can be designed using Microchip’s Filter design software. Refer to Section 5.0 “Design Aids”
P15 · p15_fig03867×566px
MCP6294-E/ST (TSSOP-14) — FIGURE 4-10: Isolating the Load with a Buffer.
FIGURE 4-10: Isolating the Load with a Buffer.
P15 · p15_fig01P15
MCP6294-E/ST (TSSOP-14) — Datasheet Page 15 (p15_fig01)
Datasheet Page 15 (p15_fig01)
P19 · p19_fig01PDF 内含全部封装
MCP6294-E/ST (TSSOP-14) — © 2007 Microchip Technology Inc. DS21812E-page 19 | MCP6291/1R/2/3/4/5 | 6.0 PACKAGING INFORMATION | 6.1 Package Marking Information | XXXXXXXX XXXXXNNN | YYWW | 8-Lead PDIP (300 mil) Example: | 8-Lead SOIC (150 mil) Example: | XXXXXXXX XXX
© 2007 Microchip Technology Inc. DS21812E-page 19 | MCP6291/1R/2/3/4/5 | 6.0 PACKAGING INFORMATION | 6.1 Package Marking Information | XXXXXXXX XXXXXNNN | YYWW | 8-Lead PDIP (300 mil) Example: | 8-Lead SOIC (150 mil) Example: | XXXXXXXX XXX
P25 · p25_fig01PDF 内含全部封装
MCP6294-E/ST (TSSOP-14) — 8-Lead Plastic Small Outline (SN) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2007 Microchip Technology Inc
8-Lead Plastic Small Outline (SN) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2007 Microchip Technology Inc
P28 · p28_fig01PDF 内含全部封装
MCP6294-E/ST (TSSOP-14) — 14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http://www.microchip.com/packaging | MCP6291/1R/2/3/4/5 | DS21812E
14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http://www.microchip.com/packaging | MCP6291/1R/2/3/4/5 | DS21812E

电气参数与元器件规格详情 (MCP6294-E/ST)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:MCP6294-E/ST (TSSOP-14) 是一款 14 引脚的标准电子与连接器元件，机械封装尺寸为 5.00 × 4.40 × 1.00 mm（引脚间距 e = 0.65 mm）。工作电压范围 2.4V to 6.0V，工作温度 -40°C to +125°C，内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
2.4V to 6.0V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C to +125°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
10 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
1.0 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
5.00 × 4.40 × 1.00 mm (A1=0.10 mm)
封装类型：TSSOP (TSSOP-14)
引脚总数与中心间距N / e
14 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号14 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘14 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TSSOP-14)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
5.00 × 4.40 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.42 × 1.45 mm
引脚数 / 总焊盘数Topology
14P / 14Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
TSSOP-14
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — MCP6294-E/ST (TSSOP-14)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

MCP6294-E/ST (TSSOP-14) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 MCP6294-E/ST 采用 TSSOP-14 封装，共 14 脚，引脚间距 0.65 mm，工作电压范围 VCC 2.4V to 6.0V。主要引脚包括：1 (V OUTA: 多功能复用 I/O 与外设引脚 V OUTA (General)), 2 (V INA–: 多功能复用 I/O 与外设引脚 V INA– (General)), 3 (V INA+: 多功能复用 I/O 与外设引脚 V INA+ (General)), 4 (VSS: 电源参考地引脚 (VSS)), 5 (V INB+: 多功能复用 I/O 与外设引脚 V INB+ (General)), 6 (V INB–: 多功能复用 I/O 与外设引脚 V INB– (General))。

MCP6294-E/ST 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，MCP6294-E/ST (TSSOP-14) 本体轮廓为 4.40 × 5.00 mm，引脚间距 e = 0.65 mm，共计 14 个铜箔焊盘。

哪里可以下载 MCP6294-E/ST 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 MCP6294-E/ST (MICROCHIP, TSSOP-14) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (14 脚) 与 MCP6294 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1V OUTADigital_IO信号引脚 V OUTA（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V OUTA。支持总线接口：General。
2V INA–Digital_IO信号引脚 V INA–（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V INA–。支持总线接口：General。
3V INA+Digital_IO信号引脚 V INA+（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V INA+。支持总线接口：General。
4VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
5V INB+Digital_IO信号引脚 V INB+（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V INB+。支持总线接口：General。
6V INB–Digital_IO信号引脚 V INB–（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V INB–。支持总线接口：General。
7V OUTBDigital_IO信号引脚 V OUTB（方向：I/O，电压域：2.4V to 6.0V）。复用功能 (Alternate Functions)：V OUTB。支持总线接口：General。
8VDDPower_In主供电输入引脚 (VDD)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
9VINC-Power_In主供电输入引脚 (VINC-)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
10VINC+Power_In主供电输入引脚 (VINC+)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
11VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
12VIND+Power_In主供电输入引脚 (VIND+)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
13VIND-Power_In主供电输入引脚 (VIND-)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
14VOUTDPower_In主供电输入引脚 (VOUTD)，工作电压域：2.4V to 6.0V（最高耐压：6.0V）。
探索器件库封装厂商上传