ChipDocs.org
⌘K
2284 部品PDFアップロード
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP3422A0-E/MC

MICROCHIPID: C185040DFN-8-EP(2x3) · 9 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP3422A0-E/MC (DFN-8-EP(2x3))1CH1+2CH1-3VDD4SDA5SCL9EPAD8CH2-7CH2+6VSSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
123456789E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-1012343210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 2.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (9/9)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1CH1+I/OマルチプレクスI/O・ペリフェラル端子 CH1+ (General)
2CH1-I/OマルチプレクスI/O・ペリフェラル端子 CH1- (General)
3VDDPower電源供給入力 (VDD — 2.7V to 5.5V)
4SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
5SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
6VSSGNDグラウンド基準端子 (VSS)
7CH2+I/OマルチプレクスI/O・ペリフェラル端子 CH2+ (General)
8CH2-I/OマルチプレクスI/O・ペリフェラル端子 CH2- (General)
9EPADGND露出サーマルパッド・グラウンド (EPAD)
PIN 1 CH1+
I/O
マルチプレクスI/O・ペリフェラル端子 CH1+ (General)
設計上の注意点: Signal terminal CH1+ (I/O, 2.7V to 5.5V domain). Multiplexed alternate functions: CH1+. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MCP3422A0-E/MC (MICROCHIP · DFN-8-EP(2x3))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (9ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 4. パッケージ外形寸法図 (D×E×A)
DFN-8-EP(2x3) · 2.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (9 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP3422A0-E/MC (DFN-8-EP(2x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
MCP3422 シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P2 · p02_fig01513×824px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — * Includes Exposed Thermal Pad (EP); see Table 3-1.
* Includes Exposed Thermal Pad (EP); see Table 3-1.
P2 · p02_fig02543×505px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Adr1 CH1+
Adr1 CH1+
P2 · p02_fig031013×860px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Functional Block Diagram
Functional Block Diagram
P2 · p02_fig04459×726px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — * Includes Exposed Thermal Pad (EP); see Table 3-1.
* Includes Exposed Thermal Pad (EP); see Table 3-1.
P2 · p02_fig051267×782px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Functional Block Diagram
Functional Block Diagram
P2 · p02_fig01P2
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig04P2
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Datasheet Page 2 (p02_fig04)
Datasheet Page 2 (p02_fig04)
P12 · p12_fig011777×1016px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — FIGURE 3-1: Equivalent Analog Input Circuit. 3.3 Serial Clock Pin (SCL)
FIGURE 3-1: Equivalent Analog Input Circuit. 3.3 Serial Clock Pin (SCL)
P31 · p31_fig01863×1052px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — FIGURE 6-1: Typical Connection.
FIGURE 6-1: Typical Connection.
P31 · p31_fig02867×605px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — FIGURE 6-2: Example of Multiple Device Connection on I2C Bus.
FIGURE 6-2: Example of Multiple Device Connection on I2C Bus.
P31 · p31_fig01P31
MCP3422A0-E/MC (DFN-8-EP(2x3)) — Datasheet Page 31 (p31_fig01)
Datasheet Page 31 (p31_fig01)
P39 · p39_fig011468×1264px
MCP3422A0-E/MC (DFN-8-EP(2x3)) — MCP3422/3/4 MCP3422 MCP3423 MCP3424
MCP3422/3/4 MCP3422 MCP3423 MCP3424
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP3422A0-E/MC)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP3422A0-E/MC (DFN-8-EP(2x3)) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 2.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.7V to 5.5V、動作温度範囲 -40°C to +125°C、I2C, ADC インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.7V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
100 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 2.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: DFN (DFN-8-EP(2x3))
ピン数・リードピッチN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C, ADC
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル9 ピン自動バス分類
OK
IPC-7351B フットプリント9 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.50×1.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (DFN-8-EP(2x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.75 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
DFN-8-EP(2x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP3422A0-E/MC (DFN-8-EP(2x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP3422A0-E/MC (DFN-8-EP(2x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP3422A0-E/MC (DFN-8-EP(2x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン：1 (CH1+: マルチプレクスI/O・ペリフェラル端子 CH1+ (General)), 2 (CH1-: マルチプレクスI/O・ペリフェラル端子 CH1- (General)), 3 (VDD: 電源供給入力 (VDD — 2.7V to 5.5V)), 4 (SDA: マルチプレクスI/O・ペリフェラル端子 SDA (I2C)), 5 (SCL: マルチプレクスI/O・ペリフェラル端子 SCL (I2C)), 6 (VSS: グラウンド基準端子 (VSS))。

MCP3422A0-E/MC の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP3422A0-E/MC (DFN-8-EP(2x3)) の本体外形は 2.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 1.50 × 1.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

MCP3422A0-E/MC の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP3422A0-E/MC (MICROCHIP, DFN-8-EP(2x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (9 ピン) & MCP3422 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1CH1+Digital_IO信号端子 CH1+（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: CH1+。対応バス/インターフェース: General。
2CH1-Digital_IO信号端子 CH1-（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: CH1-。対応バス/インターフェース: General。
3VDDPower_In2.7V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
4SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
5SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
7CH2+Digital_IO信号端子 CH2+（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: CH2+。対応バス/インターフェース: General。
8CH2-Digital_IO信号端子 CH2-（方向: I/O、電圧域: 2.7V to 5.5V）。多重化オルタネート機能: CH2-。対応バス/インターフェース: General。
9EPADGNDパッケージ底面の露出放熱パッド (EPAD)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード