QFN-56-EP(8x8) · 57P
57P8.0×8.0×0.85mmP=0.5mm
LAN8820 (QFN-56-EP(8x8))
Sơ đồ Chân Đồng bộ Symbol/2D/3D (57/57)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | No Connect | I/O | Chân Đa năng Vào/Ra & Ngoại vi No Connect (General) |
| 2 | TCK | I/O | Chân Đa năng Vào/Ra & Ngoại vi TCK (General) |
| 3 | TMS | I/O | Chân Đa năng Vào/Ra & Ngoại vi TMS (General) |
| 4 | NC | NC | Chân không kết nối nội bộ (No Connect — để trống) |
| 5 | XI | I/O | Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK) |
| 6 | IO3 | I/O | Chân Đa năng GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Strap) |
| 7 | VDD25IO | Power | Chân cấp nguồn dương (VDD25IO — 3.3V / 5.0V Standard Logic) |
| 8 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 9 | RXD0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD0 (UART) |
| 10 | RXD1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD1 (UART) |
| 11 | RXD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD2 (UART) |
| 12 | RXD3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD3 (UART) |
| 13 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 14 | RXCTRL | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXCTRL (General) |
| 15 | HPD | I/O | Chân Đa năng Vào/Ra & Ngoại vi HPD (General) |
| 16 | nRESET | I | Chân Khởi động lại / Kích hoạt Hệ thống (nRESET) |
| 17 | IRQ | I/O | Chân Đa năng Vào/Ra & Ngoại vi IRQ (General) |
| 18 | RXC | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXC (General) |
| 19 | VDD25IO | Power | Chân cấp nguồn dương (VDD25IO — 3.3V / 5.0V Standard Logic) |
| 20 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 21 | NC | I/O | Chân Đa năng Vào/Ra & Ngoại vi NC (General) |
| 22 | TXD3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD3 (UART) |
| 23 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 24 | VDD25IO | Power | Chân cấp nguồn dương (VDD25IO — 3.3V / 5.0V Standard Logic) |
| 25 | TXD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD2 (UART) |
| 26 | TXD1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD1 (UART) |
| 27 | TXD0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD0 (UART) |
| 28 | TXCTRL | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXCTRL (General) |
| 29 | TXC | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXC (General) |
| 30 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 31 | IO31 | I/O | Chân Tín hiệu Đa năng IO31 (3.3V CMOS I/O) |
| 32 | 100_LED/HPD_MODE# | I/O | Chân Đa năng Vào/Ra & Ngoại vi 100_LED/HPD_MODE# (General) |
| 33 | 10_LED# | I/O | Chân Đa năng Vào/Ra & Ngoại vi 10_LED# (General) |
| 34 | CONFIG3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi CONFIG3 (General) |
| 35 | CONFIG2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi CONFIG2 (General) |
| 36 | VDD12CORE | Power | Chân cấp nguồn dương (VDD12CORE — 3.3V / 5.0V Standard Logic) |
| 37 | VDD25IO | Power | Chân cấp nguồn dương (VDD25IO — 3.3V / 5.0V Standard Logic) |
| 38 | CONFIG1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi CONFIG1 (General) |
| 39 | CONFIG0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi CONFIG0 (General) |
| 40 | MDC | I/O | Chân Đa năng Vào/Ra & Ngoại vi MDC (General) |
| 41 | MDIO | I/O | Chân Đa năng Vào/Ra & Ngoại vi MDIO (General) |
| 42 | ETHRBIAS | I/O | Chân Đa năng Vào/Ra & Ngoại vi ETHRBIAS (General) |
| 43 | TR0N | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR0N (General) |
| 44 | TR0P | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR0P (General) |
| 45 | VDD12A | Power | Chân cấp nguồn dương (VDD12A — 3.3V / 5.0V Standard Logic) |
| 46 | TR1N | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR1N (General) |
| 47 | TR1P | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR1P (General) |
| 48 | VDD12A | Power | Chân cấp nguồn dương (VDD12A — 3.3V / 5.0V Standard Logic) |
| 49 | VDD12BIAS | Power | Chân cấp nguồn dương (VDD12BIAS — 3.3V / 5.0V Standard Logic) |
| 50 | VDD12PLL | Power | Chân cấp nguồn dương (VDD12PLL — 3.3V / 5.0V Standard Logic) |
| 51 | TR2N | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR2N (General) |
| 52 | TR2P | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR2P (General) |
| 53 | VDD12A | Power | Chân cấp nguồn dương (VDD12A — 3.3V / 5.0V Standard Logic) |
| 54 | TR3N | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR3N (General) |
| 55 | TR3P | I/O | Chân Đa năng Vào/Ra & Ngoại vi TR3P (General) |
| 56 | VDD12A | Power | Chân cấp nguồn dương (VDD12A — 3.3V / 5.0V Standard Logic) |
| 57 | EP | GND | Đế Tản nhiệt & Mass Trung tâm (EP) |
PIN 1 No Connect
I/OChân Đa năng Vào/Ra & Ngoại vi No Connect (General)
Lưu ý thiết kế: This pin must be left floating for normal device oper atio n .
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 9 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (57 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
QFN-56-EP(8x8) · 8.00×8.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (57 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (9 hình · Trang 1/1)
Hiển thị hình 1–9 trên 9 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip LAN8820
P1 · p01_fig01376×200px
P5 · p05_fig011698×1761px
P5 · p05_fig01P5
P76 · p76_fig011778×2105px
P76 · p76_fig021532×1185px
P76 · p76_fig02P76
P77 · p77_fig011382×1191px
P77 · p77_fig01P77
P79 · p79_fig011778×2287px
Thông số Kỹ thuật & Chi tiết Linh kiện (LAN8820-ABZJ-TR)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:LAN8820-ABZJ-TR (QFN-56-EP(8x8)) là linh kiện điện tử & kết nối tiêu chuẩn 57 chân, kích thước bao hình cơ khí 8.00 × 8.00 × 0.85 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ 0°C to +70°C, tích hợp giao thức JTAG / SWD, RTC/CLK, UART.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
0°C to +70°C
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
25MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
8.00 × 8.00 × 0.85 mm (A1=0.04 mm)
Họ đóng gói: QFN (QFN-56-EP(8x8))
Số lượng chân & Bước chânN / e
56 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
JTAG / SWD, RTC/CLK, UART
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol57 chân phân nhóm tự động
IPC-7351B Land Pattern57 pads · Pitch 0.50mm
IPC-7525 Kem hàn 60%EPAD 5.90×5.90mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — LAN8820 (3)
QFN-56-EP(8x8) · 57P
57P8.0×8.0×0.85mmP=0.5mm
LAN8820 (QFN-56-EP(8x8))
QFN-56-EP(8x8) · 57P
57P8.0×8.0×0.85mmP=0.5mm
LAN8820 (QFN-56-EP(8x8))
Kích thước Cơ khí & Land Pattern (QFN-56-EP(8x8))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
8.00 × 8.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.22 × 0.85 mm
Số chân / Tổng số PadTopology
57P / 57Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng QFN-56-EP(8x8) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — LAN8820-ABZJ-TR (QFN-56-EP(8x8))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của LAN8820-ABZJ-TR (QFN-56-EP(8x8)) như thế nào?
Linh kiện LAN8820-ABZJ-TR do MICROCHIP sản xuất đóng gói kiểu QFN-56-EP(8x8) gồm 57 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (No Connect: Chân Đa năng Vào/Ra & Ngoại vi No Connect (General)), 2 (TCK: Chân Đa năng Vào/Ra & Ngoại vi TCK (General)), 3 (TMS: Chân Đa năng Vào/Ra & Ngoại vi TMS (General)), 4 (NC: Chân không kết nối nội bộ (No Connect — để trống)), 5 (XI: Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)), 6 (IO3: Chân Đa năng GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Strap)).
Kích thước Footprint chuẩn IPC-7351B của LAN8820-ABZJ-TR là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ LAN8820-ABZJ-TR (QFN-56-EP(8x8)) có kích thước danh định 8.00 × 8.00 mm, bước chân e = 0.50 mm, tổng số 57 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 5.90 × 5.90 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho LAN8820-ABZJ-TR ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của LAN8820-ABZJ-TR (MICROCHIP, QFN-56-EP(8x8)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (57 chân) & Liên kết Biến thể Họ LAN8820Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | No Connect | Digital_IO | Chân tín hiệu No Connect (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): No Connect. Giao thức hỗ trợ: General. |
| 2 | TCK | Digital_IO | Chân tín hiệu TCK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TCK. Giao thức hỗ trợ: General. |
| 3 | TMS | Digital_IO | Chân tín hiệu TMS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TMS. Giao thức hỗ trợ: General. |
| 4 | NC | No_Connect | Chân không kết nối nội bộ (No Connect — để trống) |
| 5 | XI | Digital_IO | Chân tín hiệu XI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XI. Giao thức hỗ trợ: RTC/CLK. |
| 6 | IO3 | Digital_IO | Chân Đa năng GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Strap) |
| 7 | VDD25IO | Power_In | Chân cấp nguồn dương (VDD25IO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 8 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 9 | RXD0 | Digital_IO | Chân tín hiệu RXD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD0. Giao thức hỗ trợ: UART. |
| 10 | RXD1 | Digital_IO | Chân tín hiệu RXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD1. Giao thức hỗ trợ: UART. |
| 11 | RXD2 | Digital_IO | Chân tín hiệu RXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD2. Giao thức hỗ trợ: UART. |
| 12 | RXD3 | Digital_IO | Chân tín hiệu RXD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD3. Giao thức hỗ trợ: UART. |
| 13 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 14 | RXCTRL | Digital_IO | Chân tín hiệu RXCTRL (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXCTRL. Giao thức hỗ trợ: General. |
| 15 | HPD | Digital_IO | Chân tín hiệu HPD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): HPD. Giao thức hỗ trợ: General. |
| 16 | nRESET | Digital_IO | Chân Reset hệ thống mức tích cực thấp (nRESET — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi. |
| 17 | IRQ | Digital_IO | Chân tín hiệu IRQ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): IRQ. Giao thức hỗ trợ: General. |
| 18 | RXC | Digital_IO | Chân tín hiệu RXC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXC. Giao thức hỗ trợ: General. |
| 19 | VDD25IO | Power_In | Chân cấp nguồn dương (VDD25IO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 20 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 21 | NC | NC | Chân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General. |
| 22 | TXD3 | Digital_IO | Chân tín hiệu TXD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD3. Giao thức hỗ trợ: UART. |
| 23 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 24 | VDD25IO | Power_In | Chân cấp nguồn dương (VDD25IO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 25 | TXD2 | Digital_IO | Chân tín hiệu TXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD2. Giao thức hỗ trợ: UART. |
| 26 | TXD1 | Digital_IO | Chân tín hiệu TXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD1. Giao thức hỗ trợ: UART. |
| 27 | TXD0 | Digital_IO | Chân tín hiệu TXD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD0. Giao thức hỗ trợ: UART. |
| 28 | TXCTRL | Digital_IO | Chân tín hiệu TXCTRL (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXCTRL. Giao thức hỗ trợ: General. |
| 29 | TXC | Digital_IO | Chân tín hiệu TXC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXC. Giao thức hỗ trợ: General. |
| 30 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 31 | IO31 | Digital_IO | Chân Tín hiệu Đa năng IO31 (3.3V CMOS I/O) |
| 32 | 100_LED/HPD_MODE# | Digital_IO | Chân tín hiệu 100_LED/HPD_MODE# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): 100_LED/HPD_MODE#. Giao thức hỗ trợ: General. |
| 33 | 10_LED# | Digital_IO | Chân tín hiệu 10_LED# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): 10_LED#. Giao thức hỗ trợ: General. |
| 34 | CONFIG3 | Digital_IO | Chân tín hiệu CONFIG3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CONFIG3. Giao thức hỗ trợ: General. |
| 35 | CONFIG2 | Digital_IO | Chân tín hiệu CONFIG2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CONFIG2. Giao thức hỗ trợ: General. |
| 36 | VDD12CORE | Power_In | Chân cấp nguồn dương (VDD12CORE) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 37 | VDD25IO | Power_In | Chân cấp nguồn dương (VDD25IO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 38 | CONFIG1 | Digital_IO | Chân tín hiệu CONFIG1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CONFIG1. Giao thức hỗ trợ: General. |
| 39 | CONFIG0 | Digital_IO | Chân tín hiệu CONFIG0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CONFIG0. Giao thức hỗ trợ: General. |
| 40 | MDC | Digital_IO | Chân tín hiệu MDC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MDC. Giao thức hỗ trợ: General. |
| 41 | MDIO | Digital_IO | Chân tín hiệu MDIO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MDIO. Giao thức hỗ trợ: General. |
| 42 | ETHRBIAS | Digital_IO | Chân tín hiệu ETHRBIAS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ETHRBIAS. Giao thức hỗ trợ: General. |
| 43 | TR0N | Digital_IO | Chân tín hiệu TR0N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR0N. Giao thức hỗ trợ: General. |
| 44 | TR0P | Digital_IO | Chân tín hiệu TR0P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR0P. Giao thức hỗ trợ: General. |
| 45 | VDD12A | Power_In | Chân cấp nguồn dương (VDD12A) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 46 | TR1N | Digital_IO | Chân tín hiệu TR1N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR1N. Giao thức hỗ trợ: General. |
| 47 | TR1P | Digital_IO | Chân tín hiệu TR1P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR1P. Giao thức hỗ trợ: General. |
| 48 | VDD12A | Power_In | Chân cấp nguồn dương (VDD12A) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 49 | VDD12BIAS | Power_In | Chân cấp nguồn dương (VDD12BIAS) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 50 | VDD12PLL | Power_In | Chân cấp nguồn dương (VDD12PLL) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 51 | TR2N | Digital_IO | Chân tín hiệu TR2N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR2N. Giao thức hỗ trợ: General. |
| 52 | TR2P | Digital_IO | Chân tín hiệu TR2P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR2P. Giao thức hỗ trợ: General. |
| 53 | VDD12A | Power_In | Chân cấp nguồn dương (VDD12A) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 54 | TR3N | Digital_IO | Chân tín hiệu TR3N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR3N. Giao thức hỗ trợ: General. |
| 55 | TR3P | Digital_IO | Chân tín hiệu TR3P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TR3P. Giao thức hỗ trợ: General. |
| 56 | VDD12A | Power_In | Chân cấp nguồn dương (VDD12A) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 57 | EP | GND | Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |