ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8820-ABZJ-TR

MICROCHIPID: C625088QFN-56-EP(8x8) · 57 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · LAN8820-ABZJ-TR (QFN-56-EP(8x8))1No Connect2TCK3TMS4NC5XI6IO37VDD25IO8VDD12CORE9RXD010RXD111RXD212RXD313VDD12CORE14RXCTRL15HPD16nRESET17IRQ18RXC19VDD25IO20VDD12CORE21NC22TXD323VDD12CORE24VDD25IO25TXD226TXD127TXD028TXCTRL29TXC57EP56VDD12A55TR3P54TR3N53VDD12A52TR2P51TR2N50VDD12PLL49VDD12BIAS48VDD12A47TR1P46TR1N45VDD12A44TR0P43TR0N42ETHRBIAS41MDIO40MDC39CONFIG038CONFIG137VDD25IO36VDD12CORE35CONFIG234CONFIG33310_LED#32100_LED/HPD_31IO3130VDD12COREGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657E=8.00mm · Pitch e=0.50mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 8.00mm × 8.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (57/57)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1No ConnectI/OMultiplex-I/O- & Peripherie-Pin No Connect (General)
2TCKI/OMultiplex-I/O- & Peripherie-Pin TCK (General)
3TMSI/OMultiplex-I/O- & Peripherie-Pin TMS (General)
4NCNCNo Connect (Leave Floating)
5XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPowerVersorgungsspannungseingang (VDD25IO — 3.3V / 5.0V Standard Logic)
8VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
9RXD0I/OMultiplex-I/O- & Peripherie-Pin RXD0 (UART)
10RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
11RXD2I/OMultiplex-I/O- & Peripherie-Pin RXD2 (UART)
12RXD3I/OMultiplex-I/O- & Peripherie-Pin RXD3 (UART)
13VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
14RXCTRLI/OMultiplex-I/O- & Peripherie-Pin RXCTRL (General)
15HPDI/OMultiplex-I/O- & Peripherie-Pin HPD (General)
16nRESETISystemfreigabe & Hardware-Reset (nRESET)
17IRQI/OMultiplex-I/O- & Peripherie-Pin IRQ (General)
18RXCI/OMultiplex-I/O- & Peripherie-Pin RXC (General)
19VDD25IOPowerVersorgungsspannungseingang (VDD25IO — 3.3V / 5.0V Standard Logic)
20VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
21NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
22TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
23VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
24VDD25IOPowerVersorgungsspannungseingang (VDD25IO — 3.3V / 5.0V Standard Logic)
25TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
26TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
27TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
28TXCTRLI/OMultiplex-I/O- & Peripherie-Pin TXCTRL (General)
29TXCI/OMultiplex-I/O- & Peripherie-Pin TXC (General)
30VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#I/OMultiplex-I/O- & Peripherie-Pin 100_LED/HPD_MODE# (General)
3310_LED#I/OMultiplex-I/O- & Peripherie-Pin 10_LED# (General)
34CONFIG3I/OMultiplex-I/O- & Peripherie-Pin CONFIG3 (General)
35CONFIG2I/OMultiplex-I/O- & Peripherie-Pin CONFIG2 (General)
36VDD12COREPowerVersorgungsspannungseingang (VDD12CORE — 3.3V / 5.0V Standard Logic)
37VDD25IOPowerVersorgungsspannungseingang (VDD25IO — 3.3V / 5.0V Standard Logic)
38CONFIG1I/OMultiplex-I/O- & Peripherie-Pin CONFIG1 (General)
39CONFIG0I/OMultiplex-I/O- & Peripherie-Pin CONFIG0 (General)
40MDCI/OMultiplex-I/O- & Peripherie-Pin MDC (General)
41MDIOI/OMultiplex-I/O- & Peripherie-Pin MDIO (General)
42ETHRBIASI/OMultiplex-I/O- & Peripherie-Pin ETHRBIAS (General)
43TR0NI/OMultiplex-I/O- & Peripherie-Pin TR0N (General)
44TR0PI/OMultiplex-I/O- & Peripherie-Pin TR0P (General)
45VDD12APowerVersorgungsspannungseingang (VDD12A — 3.3V / 5.0V Standard Logic)
46TR1NI/OMultiplex-I/O- & Peripherie-Pin TR1N (General)
47TR1PI/OMultiplex-I/O- & Peripherie-Pin TR1P (General)
48VDD12APowerVersorgungsspannungseingang (VDD12A — 3.3V / 5.0V Standard Logic)
49VDD12BIASPowerVersorgungsspannungseingang (VDD12BIAS — 3.3V / 5.0V Standard Logic)
50VDD12PLLPowerVersorgungsspannungseingang (VDD12PLL — 3.3V / 5.0V Standard Logic)
51TR2NI/OMultiplex-I/O- & Peripherie-Pin TR2N (General)
52TR2PI/OMultiplex-I/O- & Peripherie-Pin TR2P (General)
53VDD12APowerVersorgungsspannungseingang (VDD12A — 3.3V / 5.0V Standard Logic)
54TR3NI/OMultiplex-I/O- & Peripherie-Pin TR3N (General)
55TR3PI/OMultiplex-I/O- & Peripherie-Pin TR3P (General)
56VDD12APowerVersorgungsspannungseingang (VDD12A — 3.3V / 5.0V Standard Logic)
57EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 No Connect
I/O
Multiplex-I/O- & Peripherie-Pin No Connect (General)
Designhinweis: This pin must be left floating for normal device oper atio n .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: LAN8820-ABZJ-TR (MICROCHIP · QFN-56-EP(8x8))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (57 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 4. Gehäuseabmessungen (D×E×A)
QFN-56-EP(8x8) · 8.00×8.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (57 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für LAN8820
P1 · p01_fig01376×200px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — RGMII 10/100/1000 Ethernet Transceiver
RGMII 10/100/1000 Ethernet Transceiver
P5 · p05_fig011698×1761px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
FIGURE 2-1: 56-QFN PIN ASSIGNMENTS (TOP VIEW)
P5 · p05_fig01P5
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P76 · p76_fig011778×2105px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig021532×1185px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-1: 56-QFN PACKAGE
FIGURE 6-1: 56-QFN PACKAGE
P76 · p76_fig02P76
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 76 (p76_fig02)
Datasheet Page 76 (p76_fig02)
P77 · p77_fig011382×1191px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
FIGURE 6-2: 56-QFN RECOMMENDED PCB LAND PATTERN
P77 · p77_fig01P77
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Datasheet Page 77 (p77_fig01)
Datasheet Page 77 (p77_fig01)
P79 · p79_fig011778×2287px
LAN8820-ABZJ-TR (QFN-56-EP(8x8)) — Revision Level & Date Section/Figure/Entry Correction
Revision Level & Date Section/Figure/Entry Correction

Elektrische Spezifikationen & Bauteildetails (LAN8820-ABZJ-TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:LAN8820-ABZJ-TR (QFN-56-EP(8x8)) ist ein 56-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.00 × 8.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, 0°C to +70°C Temperaturbereich und JTAG / SWD, RTC/CLK, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
0°C to +70°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
25MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.00 × 8.00 × 0.85 mm (A1=0.04 mm)
Gehäusefamilie: QFN (QFN-56-EP(8x8))
Pinanzahl & RastermaßN / e
56 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
JTAG / SWD, RTC/CLK, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol57 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint57 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.90×5.90mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — LAN8820 (3)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFN-56-EP(8x8))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.00 × 8.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.22 × 0.85 mm
Pins / Gesamt-PadsTopology
57P / 57Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-56-EP(8x8)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — LAN8820-ABZJ-TR (QFN-56-EP(8x8))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des LAN8820-ABZJ-TR (QFN-56-EP(8x8))?

Das Bauteil LAN8820-ABZJ-TR von MICROCHIP im QFN-56-EP(8x8)-Gehäuse besitzt 57 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (No Connect: Multiplex-I/O- & Peripherie-Pin No Connect (General)), 2 (TCK: Multiplex-I/O- & Peripherie-Pin TCK (General)), 3 (TMS: Multiplex-I/O- & Peripherie-Pin TMS (General)), 4 (NC: No Connect (Leave Floating)), 5 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der LAN8820-ABZJ-TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des LAN8820-ABZJ-TR (QFN-56-EP(8x8)) 8.00 × 8.00 mm bei einem Pitch e = 0.50 mm und 57 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.90 × 5.90 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für LAN8820-ABZJ-TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für LAN8820-ABZJ-TR (MICROCHIP, QFN-56-EP(8x8)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (57 Pins) & LAN8820 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1No ConnectDigital_IOSignalanschluss No Connect (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: No Connect. Unterstützte Bus-Schnittstellen: General.
2TCKDigital_IOSignalanschluss TCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TCK. Unterstützte Bus-Schnittstellen: General.
3TMSDigital_IOSignalanschluss TMS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TMS. Unterstützte Bus-Schnittstellen: General.
4NCNo_ConnectNo Connect (Leave Floating)
5XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7VDD25IOPower_InPositiver Versorgungseingang (VDD25IO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
8VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9RXD0Digital_IOSignalanschluss RXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0. Unterstützte Bus-Schnittstellen: UART.
10RXD1Digital_IOSignalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART.
11RXD2Digital_IOSignalanschluss RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2. Unterstützte Bus-Schnittstellen: UART.
12RXD3Digital_IOSignalanschluss RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3. Unterstützte Bus-Schnittstellen: UART.
13VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
14RXCTRLDigital_IOSignalanschluss RXCTRL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXCTRL. Unterstützte Bus-Schnittstellen: General.
15HPDDigital_IOSignalanschluss HPD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HPD. Unterstützte Bus-Schnittstellen: General.
16nRESETDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (nRESET): Low-Pegel setzt Prozessorkern und Peripherie zurück.
17IRQDigital_IOSignalanschluss IRQ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IRQ. Unterstützte Bus-Schnittstellen: General.
18RXCDigital_IOSignalanschluss RXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXC. Unterstützte Bus-Schnittstellen: General.
19VDD25IOPower_InPositiver Versorgungseingang (VDD25IO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
20VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
21NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
22TXD3Digital_IOSignalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART.
23VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
24VDD25IOPower_InPositiver Versorgungseingang (VDD25IO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
25TXD2Digital_IOSignalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART.
26TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
27TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
28TXCTRLDigital_IOSignalanschluss TXCTRL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXCTRL. Unterstützte Bus-Schnittstellen: General.
29TXCDigital_IOSignalanschluss TXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC. Unterstützte Bus-Schnittstellen: General.
30VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32100_LED/HPD_MODE#Digital_IOSignalanschluss 100_LED/HPD_MODE# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 100_LED/HPD_MODE#. Unterstützte Bus-Schnittstellen: General.
3310_LED#Digital_IOSignalanschluss 10_LED# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 10_LED#. Unterstützte Bus-Schnittstellen: General.
34CONFIG3Digital_IOSignalanschluss CONFIG3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CONFIG3. Unterstützte Bus-Schnittstellen: General.
35CONFIG2Digital_IOSignalanschluss CONFIG2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CONFIG2. Unterstützte Bus-Schnittstellen: General.
36VDD12COREPower_InPositiver Versorgungseingang (VDD12CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
37VDD25IOPower_InPositiver Versorgungseingang (VDD25IO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
38CONFIG1Digital_IOSignalanschluss CONFIG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CONFIG1. Unterstützte Bus-Schnittstellen: General.
39CONFIG0Digital_IOSignalanschluss CONFIG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CONFIG0. Unterstützte Bus-Schnittstellen: General.
40MDCDigital_IOSignalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General.
41MDIODigital_IOSignalanschluss MDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIO. Unterstützte Bus-Schnittstellen: General.
42ETHRBIASDigital_IOSignalanschluss ETHRBIAS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ETHRBIAS. Unterstützte Bus-Schnittstellen: General.
43TR0NDigital_IOSignalanschluss TR0N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR0N. Unterstützte Bus-Schnittstellen: General.
44TR0PDigital_IOSignalanschluss TR0P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR0P. Unterstützte Bus-Schnittstellen: General.
45VDD12APower_InPositiver Versorgungseingang (VDD12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
46TR1NDigital_IOSignalanschluss TR1N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR1N. Unterstützte Bus-Schnittstellen: General.
47TR1PDigital_IOSignalanschluss TR1P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR1P. Unterstützte Bus-Schnittstellen: General.
48VDD12APower_InPositiver Versorgungseingang (VDD12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
49VDD12BIASPower_InPositiver Versorgungseingang (VDD12BIAS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
50VDD12PLLPower_InPositiver Versorgungseingang (VDD12PLL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
51TR2NDigital_IOSignalanschluss TR2N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR2N. Unterstützte Bus-Schnittstellen: General.
52TR2PDigital_IOSignalanschluss TR2P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR2P. Unterstützte Bus-Schnittstellen: General.
53VDD12APower_InPositiver Versorgungseingang (VDD12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
54TR3NDigital_IOSignalanschluss TR3N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR3N. Unterstützte Bus-Schnittstellen: General.
55TR3PDigital_IOSignalanschluss TR3P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TR3P. Unterstützte Bus-Schnittstellen: General.
56VDD12APower_InPositiver Versorgungseingang (VDD12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
57EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload