ENC424J600T-I/ML (QFN-44-EP(8x8)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: ENC424J600T-I/ML (QFN-44-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ENC424J600T-I/ML (QFN-44-EP(8x8) パッケージ) は全 45 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 3.0V to 3.6V です。主なピン：1 (PSPMode10: マルチプレクスI/O・ペリフェラル端子 PSPMode10 (General)), 2 (OSC2: マルチプレクスI/O・ペリフェラル端子 OSC2 (RTC/CLK)), 3 (OSC1: マルチプレクスI/O・ペリフェラル端子 OSC1 (RTC/CLK)), 4 (VDDOSC: 電源供給入力 (VDDOSC — 3.0V to 3.6V)), 5 (AD4: マルチプレクスI/O・ペリフェラル端子 AD4 (General)), 6 (AD5: マルチプレクスI/O・ペリフェラル端子 AD5 (General))。

Q: ENC424J600T-I/ML の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ENC424J600T-I/ML (QFN-44-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.65 mm、合計 45 パッドで構成されています（中央放熱パッド EPAD 6.55 × 6.55 mm、IPC-7525 60% 開口ペーストマスク付き）。

Q: ENC424J600T-I/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ENC424J600T-I/ML (MICROCHIP, QFN-44-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (45/45)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	PSPMode10	I/O	マルチプレクスI/O・ペリフェラル端子 PSPMode10 (General)
2	OSC2	I/O	マルチプレクスI/O・ペリフェラル端子 OSC2 (RTC/CLK)
3	OSC1	I/O	マルチプレクスI/O・ペリフェラル端子 OSC1 (RTC/CLK)
4	VDDOSC	Power	電源供給入力 (VDDOSC — 3.0V to 3.6V)
5	AD4	I/O	マルチプレクスI/O・ペリフェラル端子 AD4 (General)
6	AD5	I/O	マルチプレクスI/O・ペリフェラル端子 AD5 (General)
7	AD6	I/O	マルチプレクスI/O・ペリフェラル端子 AD6 (General)
8	AD7	I/O	マルチプレクスI/O・ペリフェラル端子 AD7 (General)
9	LEDB	I/O	マルチプレクスI/O・ペリフェラル端子 LEDB (General)
10	LEDA	I/O	マルチプレクスI/O・ペリフェラル端子 LEDA (General)
11	RBIAS	I/O	マルチプレクスI/O・ペリフェラル端子 RBIAS (General)
12	VDDPLL	Power	電源供給入力 (VDDPLL — 3.0V to 3.6V)
13	VSSPLL	GND	グラウンド基準端子 (VSSPLL)
14	VSSRX	GND	グラウンド基準端子 (VSSRX)
15	VDDRX	Power	電源供給入力 (VDDRX — 3.0V to 3.6V)
16	TPIN+	I/O	マルチプレクスI/O・ペリフェラル端子 TPIN+ (General)
17	TPIN -	I/O	マルチプレクスI/O・ペリフェラル端子 TPIN - (General)
18	VDDTX	Power	電源供給入力 (VDDTX — 3.0V to 3.6V)
19	VSSTX	GND	グラウンド基準端子 (VSSTX)
20	TPOUT+	I/O	マルチプレクスI/O・ペリフェラル端子 TPOUT+ (General)
21	TPOUT -	I/O	マルチプレクスI/O・ペリフェラル端子 TPOUT - (General)
22	VSSTX	GND	グラウンド基準端子 (VSSTX)
23	CLKOUT	I/O	マルチプレクスI/O・ペリフェラル端子 CLKOUT (General)
24	SPISEL	I/O	マルチプレクスI/O・ペリフェラル端子 SPISEL (SPI)
25	AD8	I/O	マルチプレクスI/O・ペリフェラル端子 AD8 (General)
26	AD9	I/O	マルチプレクスI/O・ペリフェラル端子 AD9 (General)
27	AD10	I/O	マルチプレクスI/O・ペリフェラル端子 AD10 (General)
28	AD11	I/O	マルチプレクスI/O・ペリフェラル端子 AD11 (General)
29	AD12	I/O	マルチプレクスI/O・ペリフェラル端子 AD12 (General)
30	AD13	I/O	マルチプレクスI/O・ペリフェラル端子 AD13 (General)
31	AD14	I/O	マルチプレクスI/O・ペリフェラル端子 AD14 (General)
32	PSPCFG0	I/O	マルチプレクスI/O・ペリフェラル端子 PSPCFG0 (General)
33	VSS	GND	グラウンド基準端子 (VSS)
34	CS#/CS	I/O	マルチプレクスI/O・ペリフェラル端子 CS#/CS (General)
35	WR	I/O	マルチプレクスI/O・ペリフェラル端子 WR (General)
36	SI	I/O	マルチプレクスI/O・ペリフェラル端子 SI (SPI)
37	SCK	I/O	マルチプレクスI/O・ペリフェラル端子 SCK (SPI)
38	AD0	I/O	マルチプレクスI/O・ペリフェラル端子 AD0 (General)
39	AD1	I/O	マルチプレクスI/O・ペリフェラル端子 AD1 (General)
40	AD2	I/O	マルチプレクスI/O・ペリフェラル端子 AD2 (General)
41	AD3	I/O	マルチプレクスI/O・ペリフェラル端子 AD3 (General)
42	VSS	GND	グラウンド基準端子 (VSS)
43	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
44	VDD	Power	電源供給入力 (VDD — 3.0V to 3.6V)
45	EPAD	GND	露出サーマルパッド・グラウンド (EPAD)

PIN 1 PSPMode10

I/O

マルチプレクスI/O・ペリフェラル端子 PSPMode10 (General)

設計上の注意点: Signal terminal PSPMode10 (I/O, 3.0V to 3.6V domain). Multiplexed alternate functions: PSPMode10. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (45ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 4. パッケージ外形寸法図 (D×E×A)

QFN-44-EP(8x8) · 8.00×8.00mm · ピッチ 0.65mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (45 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

ENC424J600T-I/ML (QFN-44-EP(8x8)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)

ENC424 / ENC624 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示

P2 · p02_fig011777×1640px

ENC424J600T-I/ML (QFN-44-EP(8x8)) — DS39935C-page ii  2010 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology In

DS39935C-page ii  2010 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology In

P2 · p02_fig02786×285px

DS39935C-page ii  2010 Microchip Technology Inc.

P13 · p13_fig011777×1210px

FIGURE 2-5: TYPICAL ETHERNET MAGNETICS CONNECTIONS

P13 · p13_fig01P13

Datasheet Page 13 (p13_fig01)

P14 · p14_fig011777×490px

FIGURE 2-6: ALTERNATE TX CHOKE TOPOLOGY

P14 · p14_fig02867×352px

FIGURE 2-8: BI-COLOR LED CONNECTION

P15 · p15_fig011777×873px

FIGURE 2-9: USING THE INT/SPISEL PIN TO SELECT THE I/O INTERFACE

P151 · p151_fig02428×1530px

ENC424J600 | Example | -I/ML | 1010017 | Example | ENC424J600 -I/PT | 1010017 | Example | ENC624J600 -I/PT | 1010017 | 3 e | 3 e | 3 e

P151 · p151_fig031777×756px

ENC424J600T-I/ML (QFN-44-EP(8x8)) —  2010 Microchip Technology Inc. DS39935C-page 149 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe

 2010 Microchip Technology Inc. DS39935C-page 149 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spe

P151 · p151_fig03P151

Datasheet Page 151 (p151_fig03)

P151 · p151_fig01PDF 内の全パッケージ

18.1 Package Marking Information

電気仕様 & 部品詳細スペック (ENC424J600T-I/ML)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:ENC424J600T-I/ML (QFN-44-EP(8x8)) は 44 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 3.0V to 3.6V、動作温度範囲 -40°C to +85°C、SPI, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

3.0V to 3.6V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C to +85°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

25 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

8.00 × 8.00 × 0.90 mm (A1=0.03 mm)

パッケージ系列: QFN (QFN-44-EP(8x8))

ピン数・リードピッチN / e

44 Pins | Pitch e = 0.65 mm (25.6 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

SPI, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル45 ピン自動バス分類

IPC-7351B フットプリント45 パッド · ピッチ 0.65mm

IPC-7525 60% はんだペースト開口EPAD 6.55×6.55mm メッシュ分割

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

IPC-7351B

同系列ファミリー & 同一データシート部品 — ENC424 / ENC624 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

QFN-44-EP(8x8) · 45P

ENC424J600T-I/ML

MICROCHIP·QFN-44-EP(8x8)

IPC-7351B

45P8.0×8.0×0.90mmP=0.65mm

ENC424 / ENC624 (QFN-44-EP(8x8))

TQFP-64(10x10) · 64P

ENC624J600-I/PT

MICROCHIP·TQFP-64(10x10)

IPC-7351B

64P10.0×10.0×1.20mmP=0.5mm

ENC424 / ENC624 (TQFP-64(10x10))

機械寸法 & ランドパターン (QFN-44-EP(8x8))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

8.00 × 8.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.90mm · e=0.65mm

パッド寸法 (W × L)Level B

0.28 × 0.80 mm

ピン数 / 総パッド数Topology

45P / 45Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit QFN-44-EP(8x8)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ENC424J600T-I/ML (QFN-44-EP(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

ENC424J600T-I/ML (QFN-44-EP(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ENC424J600T-I/ML (QFN-44-EP(8x8) パッケージ) は全 45 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 3.0V to 3.6V です。主なピン：1 (PSPMode10: マルチプレクスI/O・ペリフェラル端子 PSPMode10 (General)), 2 (OSC2: マルチプレクスI/O・ペリフェラル端子 OSC2 (RTC/CLK)), 3 (OSC1: マルチプレクスI/O・ペリフェラル端子 OSC1 (RTC/CLK)), 4 (VDDOSC: 電源供給入力 (VDDOSC — 3.0V to 3.6V)), 5 (AD4: マルチプレクスI/O・ペリフェラル端子 AD4 (General)), 6 (AD5: マルチプレクスI/O・ペリフェラル端子 AD5 (General))。

ENC424J600T-I/ML の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ENC424J600T-I/ML (QFN-44-EP(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.65 mm、合計 45 パッドで構成されています（中央放熱パッド EPAD 6.55 × 6.55 mm、IPC-7525 60% 開口ペーストマスク付き）。

ENC424J600T-I/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ENC424J600T-I/ML (MICROCHIP, QFN-44-EP(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (45 ピン) & ENC424 / ENC624 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	PSPMode10	Digital_IO	信号端子 PSPMode10（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: PSPMode10。対応バス/インターフェース: General。
2	OSC2	Digital_IO	信号端子 OSC2（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC2。対応バス/インターフェース: RTC/CLK。
3	OSC1	Digital_IO	信号端子 OSC1（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC1。対応バス/インターフェース: RTC/CLK。
4	VDDOSC	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDOSC、最大定格: 3.6V) です。
5	AD4	Digital_IO	信号端子 AD4（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD4。対応バス/インターフェース: General。
6	AD5	Digital_IO	信号端子 AD5（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD5。対応バス/インターフェース: General。
7	AD6	Digital_IO	信号端子 AD6（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD6。対応バス/インターフェース: General。
8	AD7	Digital_IO	信号端子 AD7（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD7。対応バス/インターフェース: General。
9	LEDB	Digital_IO	信号端子 LEDB（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: LEDB。対応バス/インターフェース: General。
10	LEDA	Digital_IO	信号端子 LEDA（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: LEDA。対応バス/インターフェース: General。
11	RBIAS	Digital_IO	信号端子 RBIAS（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RBIAS。対応バス/インターフェース: General。
12	VDDPLL	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDPLL、最大定格: 3.6V) です。
13	VSSPLL	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSPLL) です。
14	VSSRX	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSRX) です。
15	VDDRX	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDRX、最大定格: 3.6V) です。
16	TPIN+	Digital_IO	信号端子 TPIN+（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TPIN+。対応バス/インターフェース: General。
17	TPIN -	Digital_IO	信号端子 TPIN -（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TPIN -。対応バス/インターフェース: General。
18	VDDTX	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDTX、最大定格: 3.6V) です。
19	VSSTX	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSTX) です。
20	TPOUT+	Digital_IO	信号端子 TPOUT+（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TPOUT+。対応バス/インターフェース: General。
21	TPOUT -	Digital_IO	信号端子 TPOUT -（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TPOUT -。対応バス/インターフェース: General。
22	VSSTX	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSTX) です。
23	CLKOUT	Digital_IO	信号端子 CLKOUT（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: CLKOUT。対応バス/インターフェース: General。
24	SPISEL	Digital_IO	信号端子 SPISEL（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI。
25	AD8	Digital_IO	信号端子 AD8（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD8。対応バス/インターフェース: General。
26	AD9	Digital_IO	信号端子 AD9（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD9。対応バス/インターフェース: General。
27	AD10	Digital_IO	信号端子 AD10（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD10。対応バス/インターフェース: General。
28	AD11	Digital_IO	信号端子 AD11（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD11。対応バス/インターフェース: General。
29	AD12	Digital_IO	信号端子 AD12（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD12。対応バス/インターフェース: General。
30	AD13	Digital_IO	信号端子 AD13（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD13。対応バス/インターフェース: General。
31	AD14	Digital_IO	信号端子 AD14（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD14。対応バス/インターフェース: General。
32	PSPCFG0	Digital_IO	信号端子 PSPCFG0（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: PSPCFG0。対応バス/インターフェース: General。
33	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
34	CS#/CS	Digital_IO	信号端子 CS#/CS（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: CS#/CS。対応バス/インターフェース: General。
35	WR	Digital_IO	信号端子 WR（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: WR。対応バス/インターフェース: General。
36	SI	Digital_IO	信号端子 SI（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SPISERIALDATAINPUT。対応バス/インターフェース: SPI。
37	SCK	Digital_IO	信号端子 SCK（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SPISERIALCLOCKINPUT。対応バス/インターフェース: SPI。
38	AD0	Digital_IO	信号端子 AD0（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD0。対応バス/インターフェース: General。
39	AD1	Digital_IO	信号端子 AD1（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD1。対応バス/インターフェース: General。
40	AD2	Digital_IO	信号端子 AD2（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD2。対応バス/インターフェース: General。
41	AD3	Digital_IO	信号端子 AD3（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AD3。対応バス/インターフェース: General。
42	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
43	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
44	VDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
45	EPAD	GND	パッケージ底面の露出放熱パッド (EPAD)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: ENC424J600T-I/ML Permalink: /part/C185039 MICROCHIP QFN-44-EP(8x8)すべてのパッケージすべてのメーカー