DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 6.00mm × 6.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	IO1	I/O	General Purpose Digital I/O Pin IO1
2	IO2	I/O	General Purpose Digital I/O Pin IO2
3	3V3	Power	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	NC	No Connect (Leave Floating)
5	VSS	GND	グラウンド基準端子 (VSS)
6	OSC1/CLKI/RA2	I/O	マルチプレクスI/O・ペリフェラル端子 OSC1/CLKI/RA2 (RTC/CLK)
7	OSC2/CLKO/RA3	I/O	マルチプレクスI/O・ペリフェラル端子 OSC2/CLKO/RA3 (RTC/CLK)
8	RP36/RB4	I/O	マルチプレクスI/O・ペリフェラル端子 RP36/RB4 (General)
9	CVREF2O/RP20/T1CK/RA4	Analog	マルチプレクスI/O・ペリフェラル端子 CVREF2O/RP20/T1CK/RA4 (General)
10	VDD	Power	電源供給入力 (VDD — 3.0V to 3.6V)
11	PGED2/ASDA2/RP37/RB5	I/O	マルチプレクスI/O・ペリフェラル端子 PGED2/ASDA2/RP37/RB5 (General)
12	PGEC2/ASCL2/RP38/RB6	I/O	マルチプレクスI/O・ペリフェラル端子 PGEC2/ASCL2/RP38/RB6 (General)
13	SCK1/RP39/INT0/RB7	I/O	マルチプレクスI/O・ペリフェラル端子 SCK1/RP39/INT0/RB7 (SPI)
14	IO16	I/O	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	I/O	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	グラウンド基準端子 (VSS)
17	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
18	TDO/RP42/RB10	I/O	マルチプレクスI/O・ペリフェラル端子 TDO/RP42/RB10 (General)
19	TDI/RP43/RB11	I/O	マルチプレクスI/O・ペリフェラル端子 TDI/RP43/RB11 (General)
20	RPI44/RB12	I/O	マルチプレクスI/O・ペリフェラル端子 RPI44/RB12 (General)
21	RPI45/CTPLS/RB13	I/O	マルチプレクスI/O・ペリフェラル端子 RPI45/CTPLS/RB13 (General)
22	RPI46/T3CK/RB14	I/O	マルチプレクスI/O・ペリフェラル端子 RPI46/T3CK/RB14 (General)
23	RPI47/T5CK/RB15	I/O	マルチプレクスI/O・ペリフェラル端子 RPI47/T5CK/RB15 (General)
24	AVSS	GND	グラウンド基準端子 (AVSS)
25	AVDD	Power	電源供給入力 (AVDD — 3.0V to 3.6V)
26	MCLR#	I/O	マルチプレクスI/O・ペリフェラル端子 MCLR# (General)
27	AN0/OA2OUT/RA0	I/O	マルチプレクスI/O・ペリフェラル端子 AN0/OA2OUT/RA0 (General)
28	AN1/C2IN1+/RA1	I/O	マルチプレクスI/O・ペリフェラル端子 AN1/C2IN1+/RA1 (General)
29	EP	GND	露出サーマルパッド・グラウンド (EP)

PIN 1 IO1

I/O

General Purpose Digital I/O Pin IO1

設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (29ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 4. パッケージ外形寸法図 (D×E×A)

QFN-28-EP(6x6) · 6.00×6.00mm · ピッチ 0.65mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (29 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)

DSPIC33EP32G シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示

P1 · p01_fig01377×201px

16-Bit Microcontrollers and Digital Signal Controllers with High-Speed PWM, Op Amps and Advanced Analog

P25 · p25_fig011777×1658px

FIGURE 1-1: dsPIC33EPXXXGP50X, dsPIC33EPXXXMC20X/50X AND PIC24EPXXXGP/MC20X BLOCK DIAGRAM

P32 · p32_fig011297×980px

FIGURE 2-4: BOOST CONVERTER IMPLEMENTATION

P34 · p34_fig011469×1006px

FIGURE 2-7: INTERLEAVED PFC

P34 · p34_fig021162×699px

FIGURE 2-8: BEMF VOLTAGE MEASURED USING THE ADC MODULE

P34 · p34_fig02P34

Datasheet Page 34 (p34_fig02)

P119 · p119_fig011777×976px

FIGURE 5-1: ADDRESSING FOR TABLE REGISTERS

P479 · p479_fig011777×2599px

dsPIC33EPXXXGP50X, dsPIC33EPXXXMC20X/50X AND PIC24EPXXXGP/MC20X

P126 · p126_fig01874×366px

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) — MOV 0xFF00, W0 ; Configure PORTB<15:8> ; as inputs MOV W0, TRISB ; and PORTB<7:0> ; as outputs NOP ; Delay 1 cycle BTSS PORTB, #13 ; Next Instruction [QFN-44-EP(8x8)]

MOV 0xFF00, W0 ; Configure PORTB<15:8> ; as inputs MOV W0, TRISB ; and PORTB<7:0> ; as outputs NOP ; Delay 1 cycle BTSS PORTB, #13 ; Next Instruction [QFN-44-EP(8x8)]

P128 · p128_fig01867×999px

FIGURE 10-2: REMAPPABLE INPUT FOR U1RX [QFN-44-EP(8x8)]

P360 · p360_fig011784×2735px

RECOMMENDED_FOOTPRINT — dsPIC33EP32GS504T-I/ML (QFN-44-EP(8x8))

P368 · p368_fig011778×2735px

PACKAGE_DIMENSIONS — dsPIC33EP32GS504T-I/ML (QFN-44-EP(8x8))

1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (DSPIC33EP32GP502-I/MM)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 6.00 × 6.00 × 1.00 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 3.0V to 3.6V、動作温度範囲 -40°C to +85°C、UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

3.0V to 3.6V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C to +85°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

140 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

6.00 × 6.00 × 1.00 mm (A1=0.03 mm)

パッケージ系列: QFN (QFN-28-EP(6x6))

ピン数・リードピッチN / e

28 Pins | Pitch e = 0.65 mm (25.6 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル29 ピン自動バス分類

IPC-7351B フットプリント29 パッド · ピッチ 0.65mm

IPC-7525 60% はんだペースト開口EPAD 4.70×4.70mm メッシュ分割

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

IPC-7351B

同系列ファミリー & 同一データシート部品 — DSPIC33EP32G (3)

同一データシートを共有するパッケージ違いやバリアントを選択

QFN-28-EP(6x6) · 29P

DSPIC33EP32GP502-I/MM

MICROCHIP·QFN-28-EP(6x6)

IPC-7351B

29P6.0×6.0×1.00mmP=0.65mm

DSPIC33EP32G (QFN-28-EP(6x6))

QFN-44-EP(8x8) · 45P

dsPIC33EP32GS504T-I/ML

MICROCHIP·QFN-44-EP(8x8)

IPC-7351B

45P8.0×8.0×1.00mmP=0.5mm

DSPIC33EP32G (QFN-44-EP(8x8))

TQFP-48-EP(7x7) · 48P

dsPIC33EP32GS505T-I/PT

MICROCHIP·TQFP-48-EP(7x7)

IPC-7351B

48P7.0×7.0×1.20mmP=0.5mm

DSPIC33EP32G (TQFP-48-EP(7x7))

機械寸法 & ランドパターン (QFN-28-EP(6x6))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

6.00 × 6.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.00mm · e=0.65mm

パッド寸法 (W × L)Level B

0.28 × 0.80 mm

ピン数 / 総パッド数Topology

29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit QFN-28-EP(6x6)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6) パッケージ) は全 29 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 3.0V to 3.6V です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (VSS: グラウンド基準端子 (VSS)), 6 (OSC1/CLKI/RA2: マルチプレクスI/O・ペリフェラル端子 OSC1/CLKI/RA2 (RTC/CLK))。

DSPIC33EP32GP502-I/MM の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、DSPIC33EP32GP502-I/MM (QFN-28-EP(6x6)) の本体外形は 6.00 × 6.00 mm、ピッチ e = 0.65 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 4.70 × 4.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

DSPIC33EP32GP502-I/MM の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの DSPIC33EP32GP502-I/MM (MICROCHIP, QFN-28-EP(6x6)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & DSPIC33EP32G シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	IO1	Digital_IO	General Purpose Digital I/O Pin IO1
2	IO2	Digital_IO	General Purpose Digital I/O Pin IO2
3	3V3	Power_In	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	No_Connect	No Connect (Leave Floating)
5	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
6	OSC1/CLKI/RA2	Digital_IO	信号端子 OSC1/CLKI/RA2（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC1/CLKI/RA2。対応バス/インターフェース: RTC/CLK。
7	OSC2/CLKO/RA3	Digital_IO	信号端子 OSC2/CLKO/RA3（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: OSC2/CLKO/RA3。対応バス/インターフェース: RTC/CLK。
8	RP36/RB4	Digital_IO	信号端子 RP36/RB4（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RP36/RB4。対応バス/インターフェース: General。
9	CVREF2O/RP20/T1CK/RA4	Analog	信号端子 CVREF2O/RP20/T1CK/RA4（方向: Analog、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: CVREF2O/RP20/T1CK/RA4。対応バス/インターフェース: General。
10	VDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
11	PGED2/ASDA2/RP37/RB5	Digital_IO	信号端子 PGED2/ASDA2/RP37/RB5（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: PGED2/ASDA2/RP37/RB5。対応バス/インターフェース: General。
12	PGEC2/ASCL2/RP38/RB6	Digital_IO	信号端子 PGEC2/ASCL2/RP38/RB6（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: PGEC2/ASCL2/RP38/RB6。対応バス/インターフェース: General。
13	SCK1/RP39/INT0/RB7	Digital_IO	信号端子 SCK1/RP39/INT0/RB7（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: SCK1/RP39/INT0/RB7。対応バス/インターフェース: SPI。
14	IO16	Digital_IO	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	Digital_IO	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
17	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
18	TDO/RP42/RB10	Digital_IO	信号端子 TDO/RP42/RB10（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TDO/RP42/RB10。対応バス/インターフェース: General。
19	TDI/RP43/RB11	Digital_IO	信号端子 TDI/RP43/RB11（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: TDI/RP43/RB11。対応バス/インターフェース: General。
20	RPI44/RB12	Digital_IO	信号端子 RPI44/RB12（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RPI44/RB12。対応バス/インターフェース: General。
21	RPI45/CTPLS/RB13	Digital_IO	信号端子 RPI45/CTPLS/RB13（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RPI45/CTPLS/RB13。対応バス/インターフェース: General。
22	RPI46/T3CK/RB14	Digital_IO	信号端子 RPI46/T3CK/RB14（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RPI46/T3CK/RB14。対応バス/インターフェース: General。
23	RPI47/T5CK/RB15	Digital_IO	信号端子 RPI47/T5CK/RB15（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: RPI47/T5CK/RB15。対応バス/インターフェース: General。
24	AVSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
25	AVDD	Power_In	3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 3.6V) です。
26	MCLR#	Digital_IO	信号端子 MCLR#（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: MCLR#。対応バス/インターフェース: General。
27	AN0/OA2OUT/RA0	Digital_IO	信号端子 AN0/OA2OUT/RA0（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AN0/OA2OUT/RA0。対応バス/インターフェース: General。
28	AN1/C2IN1+/RA1	Digital_IO	信号端子 AN1/C2IN1+/RA1（方向: I/O、電圧域: 3.0V to 3.6V）。多重化オルタネート機能: AN1/C2IN1+/RA1。対応バス/インターフェース: General。
29	EP	GND	パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: DSPIC33EP32GP502-I/MM Permalink: /part/C512115 MICROCHIP QFN-28-EP(6x6)すべてのパッケージすべてのメーカー