![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — [commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR](/api/v1/assets/C20440762/extracted/figures/p02_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te](/api/v1/assets/C20440762/extracted/figures/p20_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte](/api/v1/assets/C20440762/extracted/figures/p22_fig01.png)
- · 40P
Sơ đồ Chân Đồng bộ Symbol/2D/3D (40/40)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | VA2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA2 (General) |
| 2 | VA10 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA10 (General) |
| 3 | VA3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA3 (General) |
| 4 | VA11 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA11 (General) |
| 5 | VA12 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA12 (General) |
| 6 | VA4 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA4 (General) |
| 7 | VA13 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA13 (General) |
| 8 | VA5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA5 (General) |
| 9 | VA6 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA6 (General) |
| 10 | VA7 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA7 (General) |
| 11 | VLT | I/O | Chân Đa năng Vào/Ra & Ngoại vi VLT (General) |
| 12 | VS# | I/O | Chân Đa năng Vào/Ra & Ngoại vi VS# (General) |
| 13 | HS# | I/O | Chân Đa năng Vào/Ra & Ngoại vi HS# (General) |
| 14 | CCLK# | I/O | Chân Đa năng Vào/Ra & Ngoại vi CCLK# (General) |
| 15 | DRB# | I/O | Chân Đa năng Vào/Ra & Ngoại vi DRB# (General) |
| 16 | VD7 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD7 (General) |
| 17 | VD6 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD6 (General) |
| 18 | VD5 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD5 (General) |
| 19 | VD4 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD4 (General) |
| 20 | VD3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD3 (General) |
| 21 | +5V | Power | Chân cấp nguồn dương (+5V — 3.3V / 5.0V Standard Logic) |
| 22 | VD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD2 (General) |
| 23 | VD1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD1 (General) |
| 24 | VD0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VD0 (General) |
| 25 | CS# | I/O | Chân Đa năng Vào/Ra & Ngoại vi CS# (General) |
| 26 | RST# | I/O | Chân Đa năng Vào/Ra & Ngoại vi RST# (General) |
| 27 | INT | I/O | Chân Đa năng Vào/Ra & Ngoại vi INT (General) |
| 28 | DMAR/SL3/VBLANK | I/O | Chân Đa năng Vào/Ra & Ngoại vi DMAR/SL3/VBLANK (General) |
| 29 | WBEN/SL2/CSYNC# | I/O | Chân Đa năng Vào/Ra & Ngoại vi WBEN/SL2/CSYNC# (General) |
| 30 | SLG#/SL1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi SLG#/SL1 (General) |
| 31 | SLD/SL0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi SLD/SL0 (General) |
| 32 | CSYNC#/LPSTB | I/O | Chân Đa năng Vào/Ra & Ngoại vi CSYNC#/LPSTB (General) |
| 33 | ACK/TSC# | I/O | Chân Đa năng Vào/Ra & Ngoại vi ACK/TSC# (General) |
| 34 | CURS | I/O | Chân Đa năng Vào/Ra & Ngoại vi CURS (General) |
| 35 | CBLANK | I/O | Chân Đa năng Vào/Ra & Ngoại vi CBLANK (General) |
| 36 | VA0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA0 (General) |
| 37 | VA8 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA8 (General) |
| 38 | VA1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA1 (General) |
| 39 | VA9 | I/O | Chân Đa năng Vào/Ra & Ngoại vi VA9 (General) |
| 40 | GND | GND | Chân Mass Tham chiếu (GND) |
PIN 1 VA2
I/OChân Đa năng Vào/Ra & Ngoại vi VA2 (General)
Lưu ý thiết kế: Signal terminal VA2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VA2. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (40 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 13.90×50.26mm · Pitch 2.54mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (40 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CRT9007
P1 · p01_fig011803×2302px
P1 · p01_fig01P1
P2 · p02_fig011803×2302px
P20 · p20_fig011803×2302px
P21 · p21_fig011803×2302px
P22 · p22_fig011803×2302px
Thông số Kỹ thuật & Chi tiết Linh kiện (CRT9007BNP)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) là linh kiện điện tử & kết nối tiêu chuẩn 40 chân, kích thước bao hình cơ khí 50.26 × 13.90 × 4.20 mm (bước chân e = 2.54 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Standard I/O / Passive.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
50.26 × 13.90 × 4.20 mm (A1=0.51 mm)
Họ đóng gói: DIP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Số lượng chân & Bước chânN / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Standard I/O / Passive
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol40 chân phân nhóm tự động
IPC-7351B Land Pattern40 pads · Pitch 2.54mm
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — CRT9007 (2)
- · 40P
Kích thước Cơ khí & Land Pattern (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
50.26 × 13.90 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=4.20mm · e=2.54mm
Kích thước Pad (W × L)Level B
1.60 × 1.60 mm
Số chân / Tổng số PadTopology
40P / 40Pad (THT_DIP)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) như thế nào?
Linh kiện CRT9007BNP do MICROCHIP sản xuất đóng gói kiểu PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL gồm 40 chân với bước chân (pitch) 2.54 mm. Các chân tiêu biểu gồm: 1 (VA2: Chân Đa năng Vào/Ra & Ngoại vi VA2 (General)), 2 (VA10: Chân Đa năng Vào/Ra & Ngoại vi VA10 (General)), 3 (VA3: Chân Đa năng Vào/Ra & Ngoại vi VA3 (General)), 4 (VA11: Chân Đa năng Vào/Ra & Ngoại vi VA11 (General)), 5 (VA12: Chân Đa năng Vào/Ra & Ngoại vi VA12 (General)), 6 (VA4: Chân Đa năng Vào/Ra & Ngoại vi VA4 (General)).
Kích thước Footprint chuẩn IPC-7351B của CRT9007BNP là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) có kích thước danh định 13.90 × 50.26 mm, bước chân e = 2.54 mm, tổng số 40 pad đồng.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CRT9007BNP ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CRT9007BNP (MICROCHIP, PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (40 chân) & Liên kết Biến thể Họ CRT9007Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | VA2 | Digital_IO | Chân tín hiệu VA2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA2. Giao thức hỗ trợ: General. |
| 2 | VA10 | Digital_IO | Chân tín hiệu VA10 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA10. Giao thức hỗ trợ: General. |
| 3 | VA3 | Digital_IO | Chân tín hiệu VA3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA3. Giao thức hỗ trợ: General. |
| 4 | VA11 | Digital_IO | Chân tín hiệu VA11 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA11. Giao thức hỗ trợ: General. |
| 5 | VA12 | Digital_IO | Chân tín hiệu VA12 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA12. Giao thức hỗ trợ: General. |
| 6 | VA4 | Digital_IO | Chân tín hiệu VA4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA4. Giao thức hỗ trợ: General. |
| 7 | VA13 | Digital_IO | Chân tín hiệu VA13 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA13. Giao thức hỗ trợ: General. |
| 8 | VA5 | Digital_IO | Chân tín hiệu VA5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA5. Giao thức hỗ trợ: General. |
| 9 | VA6 | Digital_IO | Chân tín hiệu VA6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA6. Giao thức hỗ trợ: General. |
| 10 | VA7 | Digital_IO | Chân tín hiệu VA7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA7. Giao thức hỗ trợ: General. |
| 11 | VLT | Digital_IO | Chân tín hiệu VLT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VLT. Giao thức hỗ trợ: General. |
| 12 | VS# | Digital_IO | Chân tín hiệu VS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VS#. Giao thức hỗ trợ: General. |
| 13 | HS# | Digital_IO | Chân tín hiệu HS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): HS#. Giao thức hỗ trợ: General. |
| 14 | CCLK# | Digital_IO | Chân tín hiệu CCLK# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CCLK#. Giao thức hỗ trợ: General. |
| 15 | DRB# | Digital_IO | Chân tín hiệu DRB# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DRB#. Giao thức hỗ trợ: General. |
| 16 | VD7 | Digital_IO | Chân tín hiệu VD7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD7. Giao thức hỗ trợ: General. |
| 17 | VD6 | Digital_IO | Chân tín hiệu VD6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD6. Giao thức hỗ trợ: General. |
| 18 | VD5 | Digital_IO | Chân tín hiệu VD5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD5. Giao thức hỗ trợ: General. |
| 19 | VD4 | Digital_IO | Chân tín hiệu VD4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD4. Giao thức hỗ trợ: General. |
| 20 | VD3 | Digital_IO | Chân tín hiệu VD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD3. Giao thức hỗ trợ: General. |
| 21 | +5V | Power_In | Chân cấp nguồn dương (+5V) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 22 | VD2 | Digital_IO | Chân tín hiệu VD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD2. Giao thức hỗ trợ: General. |
| 23 | VD1 | Digital_IO | Chân tín hiệu VD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD1. Giao thức hỗ trợ: General. |
| 24 | VD0 | Digital_IO | Chân tín hiệu VD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VD0. Giao thức hỗ trợ: General. |
| 25 | CS# | Digital_IO | Chân tín hiệu CS# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CS#. Giao thức hỗ trợ: General. |
| 26 | RST# | Digital_IO | Chân tín hiệu RST# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RST#. Giao thức hỗ trợ: General. |
| 27 | INT | Digital_IO | Chân tín hiệu INT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): INT. Giao thức hỗ trợ: General. |
| 28 | DMAR/SL3/VBLANK | Digital_IO | Chân tín hiệu DMAR/SL3/VBLANK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DMAR/SL3/VBLANK. Giao thức hỗ trợ: General. |
| 29 | WBEN/SL2/CSYNC# | Digital_IO | Chân tín hiệu WBEN/SL2/CSYNC# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): WBEN/SL2/CSYNC#. Giao thức hỗ trợ: General. |
| 30 | SLG#/SL1 | Digital_IO | Chân tín hiệu SLG#/SL1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SLG#/SL1. Giao thức hỗ trợ: General. |
| 31 | SLD/SL0 | Digital_IO | Chân tín hiệu SLD/SL0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SLD/SL0. Giao thức hỗ trợ: General. |
| 32 | CSYNC#/LPSTB | Digital_IO | Chân tín hiệu CSYNC#/LPSTB (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CSYNC#/LPSTB. Giao thức hỗ trợ: General. |
| 33 | ACK/TSC# | Digital_IO | Chân tín hiệu ACK/TSC# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ACK/TSC#. Giao thức hỗ trợ: General. |
| 34 | CURS | Digital_IO | Chân tín hiệu CURS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CURS. Giao thức hỗ trợ: General. |
| 35 | CBLANK | Digital_IO | Chân tín hiệu CBLANK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CBLANK. Giao thức hỗ trợ: General. |
| 36 | VA0 | Digital_IO | Chân tín hiệu VA0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA0. Giao thức hỗ trợ: General. |
| 37 | VA8 | Digital_IO | Chân tín hiệu VA8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA8. Giao thức hỗ trợ: General. |
| 38 | VA1 | Digital_IO | Chân tín hiệu VA1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA1. Giao thức hỗ trợ: General. |
| 39 | VA9 | Digital_IO | Chân tín hiệu VA9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VA9. Giao thức hỗ trợ: General. |
| 40 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |