ChipDocs.org
⌘K
2284 부품PDF 업로드
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) — Symbol, Footprint IPC-7351B & 3D STEP Model

C7215761

SemiconductorHVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 49 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)1VDDAH2TXRXP_A3TXRXM_A4VDDAL5TXRXP_B6TXRXM_B7TXRXP_C8TXRXM_C9VDDAL10TXRXP_D11TXRXM_D12VDDAH13IO1514IO1615IO1716IO1817VDDIO18IO1919TXD020TXD121TXD222TXD323VDD24VDDIO25TXC49EP48ISET47VDDAL_PLL46XI45XO44LDO_O43RESET_N42IO4241VDDIO40VDD39INT_N/GPIO538MDIO37MDC36RXC/MODE435VDDIO34RX_CTL/CLK1233RXD0/MODE032RXD1/MODE131VDD30RXD2/MODE229RXD3/MODE328VDDIO27VDD26TX_CTLGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D 풋프린트
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 7.00mm × 7.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (49/49)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDDAHPower전원 공급 입력 핀 (VDDAH — 3.3V / 5.0V Standard Logic)
2TXRXP_AI/O다중화 I/O 및 주변장치 핀 TXRXP_A (General)
3TXRXM_AI/O다중화 I/O 및 주변장치 핀 TXRXM_A (General)
4VDDALPower전원 공급 입력 핀 (VDDAL — 3.3V / 5.0V Standard Logic)
5TXRXP_BI/O다중화 I/O 및 주변장치 핀 TXRXP_B (General)
6TXRXM_BI/O다중화 I/O 및 주변장치 핀 TXRXM_B (General)
7TXRXP_CI/O다중화 I/O 및 주변장치 핀 TXRXP_C (General)
8TXRXM_CI/O다중화 I/O 및 주변장치 핀 TXRXM_C (General)
9VDDALPower전원 공급 입력 핀 (VDDAL — 3.3V / 5.0V Standard Logic)
10TXRXP_DI/O다중화 I/O 및 주변장치 핀 TXRXP_D (General)
11TXRXM_DI/O다중화 I/O 및 주변장치 핀 TXRXM_D (General)
12VDDAHPower전원 공급 입력 핀 (VDDAH — 3.3V / 5.0V Standard Logic)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0I/O다중화 I/O 및 주변장치 핀 TXD0 (UART)
20TXD1I/O다중화 I/O 및 주변장치 핀 TXD1 (UART)
21TXD2I/O다중화 I/O 및 주변장치 핀 TXD2 (UART)
22TXD3I/O다중화 I/O 및 주변장치 핀 TXD3 (UART)
23VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
24VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
25TXCI/O다중화 I/O 및 주변장치 핀 TXC (General)
26TX_CTLI/O다중화 I/O 및 주변장치 핀 TX_CTL (General)
27VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
28VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
29RXD3/MODE3I/O다중화 I/O 및 주변장치 핀 RXD3/MODE3 (UART)
30RXD2/MODE2I/O다중화 I/O 및 주변장치 핀 RXD2/MODE2 (UART)
31VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
32RXD1/MODE1I/O다중화 I/O 및 주변장치 핀 RXD1/MODE1 (UART)
33RXD0/MODE0I/O다중화 I/O 및 주변장치 핀 RXD0/MODE0 (UART)
34RX_CTL/CLK125_ENI/O다중화 I/O 및 주변장치 핀 RX_CTL/CLK125_EN (General)
35VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
36RXC/MODE4I/O다중화 I/O 및 주변장치 핀 RXC/MODE4 (General)
37MDCI/O다중화 I/O 및 주변장치 핀 MDC (General)
38MDIOI/O다중화 I/O 및 주변장치 핀 MDIO (General)
39INT_N/GPIO5I/O다중화 I/O 및 주변장치 핀 INT_N/GPIO5 (General)
40VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
41VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
42IO42I/OGeneral Purpose Digital I/O Pin IO42
43RESET_NI시스템 활성화 및 하드웨어 리셋 (RESET_N)
44LDO_OI/O다중화 I/O 및 주변장치 핀 LDO_O (General)
45XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
46XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
47VDDAL_PLLPower전원 공급 입력 핀 (VDDAL_PLL — 3.3V / 5.0V Standard Logic)
48ISETI/O다중화 I/O 및 주변장치 핀 ISET (General)
49EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDDAH
Power
전원 공급 입력 핀 (VDDAH — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDAH) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: C7215761 (Semiconductor · HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (49 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 4. 패키지 외형 치수 (D×E×A)
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (49 Pads)확대 ›
6. 응용 회로도SCHEMATIC
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 6. 응용 회로도
Typical Application Schematic확대 ›

전기적 사양 & 상세 부품 사양 (C7215761)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 RTC/CLK, UART 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
RTC/CLK, UART
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼49 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트49 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 5.10×5.10mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
49P / 49Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
Per application circuit
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

Generic에서 제조한 C7215761(HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 패키지)은 핀 피치 0.50 mm의 49핀 소자입니다. 주요 핀 구성: 1 (VDDAH: 전원 공급 입력 핀 (VDDAH — 3.3V / 5.0V Standard Logic)), 2 (TXRXP_A: 다중화 I/O 및 주변장치 핀 TXRXP_A (General)), 3 (TXRXM_A: 다중화 I/O 및 주변장치 핀 TXRXM_A (General)), 4 (VDDAL: 전원 공급 입력 핀 (VDDAL — 3.3V / 5.0V Standard Logic)), 5 (TXRXP_B: 다중화 I/O 및 주변장치 핀 TXRXP_B (General)), 6 (TXRXM_B: 다중화 I/O 및 주변장치 핀 TXRXM_B (General)).

C7215761의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 C7215761(HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 49개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 5.10 × 5.10 mm, IPC-7525 60% 스텐실 창 적용).

C7215761용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 C7215761(Generic, HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (49 핀) 및 C7215761 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDDAHPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDAH, 최대 정격: 5.5V)입니다.
2TXRXP_ADigital_IO신호 단자 TXRXP_A (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXP_A. 지원 버스 프로토콜: General.
3TXRXM_ADigital_IO신호 단자 TXRXM_A (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXM_A. 지원 버스 프로토콜: General.
4VDDALPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDAL, 최대 정격: 5.5V)입니다.
5TXRXP_BDigital_IO신호 단자 TXRXP_B (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXP_B. 지원 버스 프로토콜: General.
6TXRXM_BDigital_IO신호 단자 TXRXM_B (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXM_B. 지원 버스 프로토콜: General.
7TXRXP_CDigital_IO신호 단자 TXRXP_C (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXP_C. 지원 버스 프로토콜: General.
8TXRXM_CDigital_IO신호 단자 TXRXM_C (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXM_C. 지원 버스 프로토콜: General.
9VDDALPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDAL, 최대 정격: 5.5V)입니다.
10TXRXP_DDigital_IO신호 단자 TXRXP_D (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXP_D. 지원 버스 프로토콜: General.
11TXRXM_DDigital_IO신호 단자 TXRXM_D (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXRXM_D. 지원 버스 프로토콜: General.
12VDDAHPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDAH, 최대 정격: 5.5V)입니다.
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0Digital_IO신호 단자 TXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD0. 지원 버스 프로토콜: UART.
20TXD1Digital_IO신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART.
21TXD2Digital_IO신호 단자 TXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD2. 지원 버스 프로토콜: UART.
22TXD3Digital_IO신호 단자 TXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD3. 지원 버스 프로토콜: UART.
23VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
24VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
25TXCDigital_IO신호 단자 TXC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXC. 지원 버스 프로토콜: General.
26TX_CTLDigital_IO신호 단자 TX_CTL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TX_CTL. 지원 버스 프로토콜: General.
27VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
28VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
29RXD3/MODE3Digital_IO신호 단자 RXD3/MODE3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD3/MODE3. 지원 버스 프로토콜: UART.
30RXD2/MODE2Digital_IO신호 단자 RXD2/MODE2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD2/MODE2. 지원 버스 프로토콜: UART.
31VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
32RXD1/MODE1Digital_IO신호 단자 RXD1/MODE1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD1/MODE1. 지원 버스 프로토콜: UART.
33RXD0/MODE0Digital_IO신호 단자 RXD0/MODE0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD0/MODE0. 지원 버스 프로토콜: UART.
34RX_CTL/CLK125_ENDigital_IO신호 단자 RX_CTL/CLK125_EN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RX_CTL/CLK125_EN. 지원 버스 프로토콜: General.
35VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
36RXC/MODE4Digital_IO신호 단자 RXC/MODE4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXC/MODE4. 지원 버스 프로토콜: General.
37MDCDigital_IO신호 단자 MDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDC. 지원 버스 프로토콜: General.
38MDIODigital_IO신호 단자 MDIO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIO. 지원 버스 프로토콜: General.
39INT_N/GPIO5Digital_IO신호 단자 INT_N/GPIO5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INT_N/GPIO5. 지원 버스 프로토콜: General.
40VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
41VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
42IO42Digital_IOGeneral Purpose Digital I/O Pin IO42
43RESET_NDigital_IO로우 액티브 하드웨어 리셋 단자 (RESET_N): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
44LDO_ODigital_IO신호 단자 LDO_O (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LDO_O. 지원 버스 프로토콜: General.
45XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
46XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
47VDDAL_PLLPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDAL_PLL, 최대 정격: 5.5V)입니다.
48ISETDigital_IO신호 단자 ISET (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ISET. 지원 버스 프로토콜: General.
49EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드