ChipDocs.org
⌘K
2284 部品PDFアップロード
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) — Symbol, Footprint IPC-7351B & 3D STEP Model

C7215761

SemiconductorHVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)1VDDAH2TXRXP_A3TXRXM_A4VDDAL5TXRXP_B6TXRXM_B7TXRXP_C8TXRXM_C9VDDAL10TXRXP_D11TXRXM_D12VDDAH13IO1514IO1615IO1716IO1817VDDIO18IO1919TXD020TXD121TXD222TXD323VDD24VDDIO25TXC49EP48ISET47VDDAL_PLL46XI45XO44LDO_O43RESET_N42IO4241VDDIO40VDD39INT_N/GPIO538MDIO37MDC36RXC/MODE435VDDIO34RX_CTL/CLK1233RXD0/MODE032RXD1/MODE131VDD30RXD2/MODE229RXD3/MODE328VDDIO27VDD26TX_CTLGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDAHPower電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
2TXRXP_AI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)
3TXRXM_AI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)
4VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
5TXRXP_BI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)
6TXRXM_BI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_B (General)
7TXRXP_CI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_C (General)
8TXRXM_CI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_C (General)
9VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
10TXRXP_DI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_D (General)
11TXRXM_DI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_D (General)
12VDDAHPower電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
20TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
21TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
22TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
23VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
24VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
25TXCI/OマルチプレクスI/O・ペリフェラル端子 TXC (General)
26TX_CTLI/OマルチプレクスI/O・ペリフェラル端子 TX_CTL (General)
27VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
28VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
29RXD3/MODE3I/OマルチプレクスI/O・ペリフェラル端子 RXD3/MODE3 (UART)
30RXD2/MODE2I/OマルチプレクスI/O・ペリフェラル端子 RXD2/MODE2 (UART)
31VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
32RXD1/MODE1I/OマルチプレクスI/O・ペリフェラル端子 RXD1/MODE1 (UART)
33RXD0/MODE0I/OマルチプレクスI/O・ペリフェラル端子 RXD0/MODE0 (UART)
34RX_CTL/CLK125_ENI/OマルチプレクスI/O・ペリフェラル端子 RX_CTL/CLK125_EN (General)
35VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
36RXC/MODE4I/OマルチプレクスI/O・ペリフェラル端子 RXC/MODE4 (General)
37MDCI/OマルチプレクスI/O・ペリフェラル端子 MDC (General)
38MDIOI/OマルチプレクスI/O・ペリフェラル端子 MDIO (General)
39INT_N/GPIO5I/OマルチプレクスI/O・ペリフェラル端子 INT_N/GPIO5 (General)
40VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
41VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
42IO42I/OGeneral Purpose Digital I/O Pin IO42
43RESET_NIシステムイネーブル・ハードウェアリセット (RESET_N)
44LDO_OI/OマルチプレクスI/O・ペリフェラル端子 LDO_O (General)
45XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
46XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
47VDDAL_PLLPower電源供給入力 (VDDAL_PLL — 3.3V / 5.0V Standard Logic)
48ISETI/OマルチプレクスI/O・ペリフェラル端子 ISET (General)
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDDAH
Power
電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDAH) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C7215761 (Semiconductor · HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 4. パッケージ外形寸法図 (D×E×A)
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C7215761)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.10×5.10mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) のピン配置 (Pinout) および電源電圧仕様は？

Generic 製 C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1 パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDDAH: 電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)), 2 (TXRXP_A: マルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)), 3 (TXRXM_A: マルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)), 4 (VDDAL: 電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)), 5 (TXRXP_B: マルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)), 6 (TXRXM_B: マルチプレクスI/O・ペリフェラル端子 TXRXM_B (General))。

C7215761 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C7215761 (HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.10 × 5.10 mm、IPC-7525 60% 開口ペーストマスク付き）。

C7215761 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C7215761 (Generic, HVQFN-48_L7.0-W7.0-P0.50-TL-EP5.1) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & C7215761 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDAHPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAH、最大定格: 5.5V) です。
2TXRXP_ADigital_IO信号端子 TXRXP_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_A。対応バス/インターフェース: General。
3TXRXM_ADigital_IO信号端子 TXRXM_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_A。対応バス/インターフェース: General。
4VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
5TXRXP_BDigital_IO信号端子 TXRXP_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_B。対応バス/インターフェース: General。
6TXRXM_BDigital_IO信号端子 TXRXM_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_B。対応バス/インターフェース: General。
7TXRXP_CDigital_IO信号端子 TXRXP_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_C。対応バス/インターフェース: General。
8TXRXM_CDigital_IO信号端子 TXRXM_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_C。対応バス/インターフェース: General。
9VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
10TXRXP_DDigital_IO信号端子 TXRXP_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_D。対応バス/インターフェース: General。
11TXRXM_DDigital_IO信号端子 TXRXM_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_D。対応バス/インターフェース: General。
12VDDAHPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAH、最大定格: 5.5V) です。
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
20TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
21TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
22TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
23VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
24VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
25TXCDigital_IO信号端子 TXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXC。対応バス/インターフェース: General。
26TX_CTLDigital_IO信号端子 TX_CTL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_CTL。対応バス/インターフェース: General。
27VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
28VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
29RXD3/MODE3Digital_IO信号端子 RXD3/MODE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3/MODE3。対応バス/インターフェース: UART。
30RXD2/MODE2Digital_IO信号端子 RXD2/MODE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2/MODE2。対応バス/インターフェース: UART。
31VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
32RXD1/MODE1Digital_IO信号端子 RXD1/MODE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1/MODE1。対応バス/インターフェース: UART。
33RXD0/MODE0Digital_IO信号端子 RXD0/MODE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0/MODE0。対応バス/インターフェース: UART。
34RX_CTL/CLK125_ENDigital_IO信号端子 RX_CTL/CLK125_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RX_CTL/CLK125_EN。対応バス/インターフェース: General。
35VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
36RXC/MODE4Digital_IO信号端子 RXC/MODE4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXC/MODE4。対応バス/インターフェース: General。
37MDCDigital_IO信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。
38MDIODigital_IO信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。
39INT_N/GPIO5Digital_IO信号端子 INT_N/GPIO5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT_N/GPIO5。対応バス/インターフェース: General。
40VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
41VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
42IO42Digital_IOGeneral Purpose Digital I/O Pin IO42
43RESET_NDigital_IOローアクティブ・ハードウェアリセット端子 (RESET_N)：Lowに引くことでコアと全ペリフェラルを初期化します。
44LDO_ODigital_IO信号端子 LDO_O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LDO_O。対応バス/インターフェース: General。
45XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
46XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
47VDDAL_PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL_PLL、最大定格: 5.5V) です。
48ISETDigital_IO信号端子 ISET（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ISET。対応バス/インターフェース: General。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード