QFP-48(7x7) · 48P
48P7.0×7.0×1.20mmP=0.5mm
STM32L151 (QFP-48(7x7))
同期ピン配置 (Symbol / 2D / 3D) (48/48)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | VLCD | I/O | マルチプレクスI/O・ペリフェラル端子 VLCD (General) |
| 2 | PC13-WKUP2 | I/O | マルチプレクスI/O・ペリフェラル端子 PC13-WKUP2 (General) |
| 3 | PC14-OSC32_IN | I/O | マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK) |
| 4 | PC15-OSC32_OUT | I/O | マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK) |
| 5 | PH0-OSC_IN | I/O | マルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK) |
| 6 | PH1-OSC_OUT | I/O | マルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK) |
| 7 | NRST | I | システムイネーブル・ハードウェアリセット (NRST) |
| 8 | VSSA | GND | グラウンド基準端子 (VSSA) |
| 9 | VDDA | Power | 電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic) |
| 10 | PA0-WKUP1 | I/O | マルチプレクスI/O・ペリフェラル端子 PA0-WKUP1 (General) |
| 11 | PA11 | I/O | マルチプレクスI/O・ペリフェラル端子 PA11 (General) |
| 12 | PA2 | I/O | マルチプレクスI/O・ペリフェラル端子 PA2 (General) |
| 13 | PA3 | I/O | マルチプレクスI/O・ペリフェラル端子 PA3 (General) |
| 14 | PA4 | I/O | マルチプレクスI/O・ペリフェラル端子 PA4 (General) |
| 15 | PA5 | I/O | マルチプレクスI/O・ペリフェラル端子 PA5 (General) |
| 16 | PA6 | I/O | マルチプレクスI/O・ペリフェラル端子 PA6 (General) |
| 17 | PA7 | I/O | マルチプレクスI/O・ペリフェラル端子 PA7 (General) |
| 18 | PB0 | I/O | マルチプレクスI/O・ペリフェラル端子 PB0 (General) |
| 19 | PB1 | I/O | マルチプレクスI/O・ペリフェラル端子 PB1 (General) |
| 20 | PB2 | I/O | マルチプレクスI/O・ペリフェラル端子 PB2 (General) |
| 21 | PB10 | I/O | マルチプレクスI/O・ペリフェラル端子 PB10 (General) |
| 22 | PB11 | I/O | マルチプレクスI/O・ペリフェラル端子 PB11 (General) |
| 23 | VSS_1 | GND | グラウンド基準端子 (VSS_1) |
| 24 | VDD_1 | Power | 電源供給入力 (VDD_1 — 3.3V / 5.0V Standard Logic) |
| 25 | PB12 | I/O | マルチプレクスI/O・ペリフェラル端子 PB12 (General) |
| 26 | PB13 | I/O | マルチプレクスI/O・ペリフェラル端子 PB13 (General) |
| 27 | PB14 | I/O | マルチプレクスI/O・ペリフェラル端子 PB14 (General) |
| 28 | PB15 | I/O | マルチプレクスI/O・ペリフェラル端子 PB15 (General) |
| 29 | PA8 | I/O | マルチプレクスI/O・ペリフェラル端子 PA8 (General) |
| 30 | PA9 | I/O | マルチプレクスI/O・ペリフェラル端子 PA9 (General) |
| 31 | PA10 | I/O | マルチプレクスI/O・ペリフェラル端子 PA10 (General) |
| 32 | PA11 | I/O | マルチプレクスI/O・ペリフェラル端子 PA11 (General) |
| 33 | PA12 | I/O | マルチプレクスI/O・ペリフェラル端子 PA12 (General) |
| 34 | PA13 | I/O | マルチプレクスI/O・ペリフェラル端子 PA13 (General) |
| 35 | VSS_2 | GND | グラウンド基準端子 (VSS_2) |
| 36 | VDD_2 | Power | 電源供給入力 (VDD_2 — 3.3V / 5.0V Standard Logic) |
| 37 | PA14 | I/O | マルチプレクスI/O・ペリフェラル端子 PA14 (General) |
| 38 | PA15 | I/O | マルチプレクスI/O・ペリフェラル端子 PA15 (General) |
| 39 | PB3 | I/O | マルチプレクスI/O・ペリフェラル端子 PB3 (General) |
| 40 | PB4 | I/O | マルチプレクスI/O・ペリフェラル端子 PB4 (General) |
| 41 | PB5 | I/O | マルチプレクスI/O・ペリフェラル端子 PB5 (General) |
| 42 | PB6 | I/O | マルチプレクスI/O・ペリフェラル端子 PB6 (General) |
| 43 | PB7 | I/O | マルチプレクスI/O・ペリフェラル端子 PB7 (General) |
| 44 | BOOT0 | I | 入力専用端子 BOOT0 (General) |
| 45 | PB8 | I/O | マルチプレクスI/O・ペリフェラル端子 PB8 (General) |
| 46 | PB9 | I/O | マルチプレクスI/O・ペリフェラル端子 PB9 (General) |
| 47 | VSS_3 | GND | グラウンド基準端子 (VSS_3) |
| 48 | VDD_3 | Power | 電源供給入力 (VDD_3 — 3.3V / 5.0V Standard Logic) |
PIN 1 VLCD
I/OマルチプレクスI/O・ペリフェラル端子 VLCD (General)
設計上の注意点: Signal terminal VLCD (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VLCD. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
QFP-48_L7.0-W7.0-P0.50-LS9.0-BL · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
電気仕様 & 部品詳細スペック (C706795)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル48 ピン自動バス分類
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — STM32L151 (3)
LQFP-64(10x10) · 64P
64P10.0×10.0×1.40mmP=0.5mm
STM32L151 (LQFP-64(10x10))
LQFP-100(14x14) · 100P
100P14.0×14.0×1.40mmP=0.5mm
STM32L151 (LQFP-100(14x14))
機械寸法 & ランドパターン (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFP-48_L7.0-W7.0-P0.50-LS9.0-BL | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) のピン配置 (Pinout) および電源電圧仕様は？
STMicroelectronics 製 C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VLCD: マルチプレクスI/O・ペリフェラル端子 VLCD (General)), 2 (PC13-WKUP2: マルチプレクスI/O・ペリフェラル端子 PC13-WKUP2 (General)), 3 (PC14-OSC32_IN: マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)), 4 (PC15-OSC32_OUT: マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)), 5 (PH0-OSC_IN: マルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)), 6 (PH1-OSC_OUT: マルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK))。
C706795 の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。
C706795 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C706795 (STMicroelectronics, QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (48 ピン) & STM32L151 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VLCD | Digital_IO | 信号端子 VLCD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VLCD。対応バス/インターフェース: General。 |
| 2 | PC13-WKUP2 | Digital_IO | 信号端子 PC13-WKUP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13-WKUP2。対応バス/インターフェース: General。 |
| 3 | PC14-OSC32_IN | Digital_IO | 信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。 |
| 4 | PC15-OSC32_OUT | Digital_IO | 信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。 |
| 5 | PH0-OSC_IN | Digital_IO | 信号端子 PH0-OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH0-OSC_IN。対応バス/インターフェース: RTC/CLK。 |
| 6 | PH1-OSC_OUT | Digital_IO | 信号端子 PH1-OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH1-OSC_OUT。対応バス/インターフェース: RTC/CLK。 |
| 7 | NRST | Digital_IO | ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。 |
| 8 | VSSA | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。 |
| 9 | VDDA | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。 |
| 10 | PA0-WKUP1 | Digital_IO | 信号端子 PA0-WKUP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0-WKUP1。対応バス/インターフェース: General。 |
| 11 | PA11 | Digital_IO | 信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。 |
| 12 | PA2 | Digital_IO | 信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。 |
| 13 | PA3 | Digital_IO | 信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。 |
| 14 | PA4 | Digital_IO | 信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。 |
| 15 | PA5 | Digital_IO | 信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。 |
| 16 | PA6 | Digital_IO | 信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。 |
| 17 | PA7 | Digital_IO | 信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。 |
| 18 | PB0 | Digital_IO | 信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。 |
| 19 | PB1 | Digital_IO | 信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。 |
| 20 | PB2 | Digital_IO | 信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。 |
| 21 | PB10 | Digital_IO | 信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。 |
| 22 | PB11 | Digital_IO | 信号端子 PB11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。 |
| 23 | VSS_1 | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_1) です。 |
| 24 | VDD_1 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_1、最大定格: 5.5V) です。 |
| 25 | PB12 | Digital_IO | 信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。 |
| 26 | PB13 | Digital_IO | 信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。 |
| 27 | PB14 | Digital_IO | 信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。 |
| 28 | PB15 | Digital_IO | 信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。 |
| 29 | PA8 | Digital_IO | 信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。 |
| 30 | PA9 | Digital_IO | 信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。 |
| 31 | PA10 | Digital_IO | 信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。 |
| 32 | PA11 | Digital_IO | 信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。 |
| 33 | PA12 | Digital_IO | 信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。 |
| 34 | PA13 | Digital_IO | 信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。 |
| 35 | VSS_2 | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_2) です。 |
| 36 | VDD_2 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_2、最大定格: 5.5V) です。 |
| 37 | PA14 | Digital_IO | 信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。 |
| 38 | PA15 | Digital_IO | 信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。 |
| 39 | PB3 | Digital_IO | 信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。 |
| 40 | PB4 | Digital_IO | 信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。 |
| 41 | PB5 | Digital_IO | 信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。 |
| 42 | PB6 | Digital_IO | 信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。 |
| 43 | PB7 | Digital_IO | 信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。 |
| 44 | BOOT0 | Digital_IO | 信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。 |
| 45 | PB8 | Digital_IO | 信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。 |
| 46 | PB9 | Digital_IO | 信号端子 PB9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。 |
| 47 | VSS_3 | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_3) です。 |
| 48 | VDD_3 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_3、最大定格: 5.5V) です。 |