ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C706795

SemiconductorQFP-48_L7.0-W7.0-P0.50-LS9.0-BL · 48 Pins · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)1VLCD2PC13-WKUP23PC14-OSC32_I4PC15-OSC32_O5PH0-OSC_IN6PH1-OSC_OUT7NRST8VSSA9VDDA10PA0-WKUP111PA1112PA213PA314PA415PA516PA617PA718PB019PB120PB221PB1022PB1123VSS_124VDD_148VDD_347VSS_346PB945PB844BOOT043PB742PB641PB540PB439PB338PA1537PA1436VDD_235VSS_234PA1333PA1232PA1131PA1030PA929PA828PB1527PB1426PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VLCDI/OMultiplex-I/O- & Peripherie-Pin VLCD (General)
2PC13-WKUP2I/OMultiplex-I/O- & Peripherie-Pin PC13-WKUP2 (General)
3PC14-OSC32_INI/OMultiplex-I/O- & Peripherie-Pin PC14-OSC32_IN (RTC/CLK)
4PC15-OSC32_OUTI/OMultiplex-I/O- & Peripherie-Pin PC15-OSC32_OUT (RTC/CLK)
5PH0-OSC_INI/OMultiplex-I/O- & Peripherie-Pin PH0-OSC_IN (RTC/CLK)
6PH1-OSC_OUTI/OMultiplex-I/O- & Peripherie-Pin PH1-OSC_OUT (RTC/CLK)
7NRSTISystemfreigabe & Hardware-Reset (NRST)
8VSSAGNDMasseanschluss (VSSA)
9VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
10PA0-WKUP1I/OMultiplex-I/O- & Peripherie-Pin PA0-WKUP1 (General)
11PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
12PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
13PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
14PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
15PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
16PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
17PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
18PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
19PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
20PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
21PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
22PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
23VSS_1GNDMasseanschluss (VSS_1)
24VDD_1PowerVersorgungsspannungseingang (VDD_1 — 3.3V / 5.0V Standard Logic)
25PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (General)
26PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (General)
27PB14I/OMultiplex-I/O- & Peripherie-Pin PB14 (General)
28PB15I/OMultiplex-I/O- & Peripherie-Pin PB15 (General)
29PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
30PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
31PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
32PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
33PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (General)
34PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (General)
35VSS_2GNDMasseanschluss (VSS_2)
36VDD_2PowerVersorgungsspannungseingang (VDD_2 — 3.3V / 5.0V Standard Logic)
37PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (General)
38PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
39PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
40PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
41PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
42PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
43PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
44BOOT0IReiner Eingangs-Pin BOOT0 (General)
45PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (General)
46PB9I/OMultiplex-I/O- & Peripherie-Pin PB9 (General)
47VSS_3GNDMasseanschluss (VSS_3)
48VDD_3PowerVersorgungsspannungseingang (VDD_3 — 3.3V / 5.0V Standard Logic)
PIN 1 VLCD
I/O
Multiplex-I/O- & Peripherie-Pin VLCD (General)
Designhinweis: Signal terminal VLCD (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VLCD. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: C706795 (Semiconductor · QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 4. Gehäuseabmessungen (D×E×A)
QFP-48_L7.0-W7.0-P0.50-LS9.0-BL · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›

Elektrische Spezifikationen & Bauteildetails (C706795)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.20 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
Gehäusefamilie: TQFP (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint48 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — STM32L151 (3)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFP-48_L7.0-W7.0-P0.50-LS9.0-BL
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL)?

Das Bauteil C706795 von STMicroelectronics im QFP-48_L7.0-W7.0-P0.50-LS9.0-BL-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VLCD: Multiplex-I/O- & Peripherie-Pin VLCD (General)), 2 (PC13-WKUP2: Multiplex-I/O- & Peripherie-Pin PC13-WKUP2 (General)), 3 (PC14-OSC32_IN: Multiplex-I/O- & Peripherie-Pin PC14-OSC32_IN (RTC/CLK)), 4 (PC15-OSC32_OUT: Multiplex-I/O- & Peripherie-Pin PC15-OSC32_OUT (RTC/CLK)), 5 (PH0-OSC_IN: Multiplex-I/O- & Peripherie-Pin PH0-OSC_IN (RTC/CLK)), 6 (PH1-OSC_OUT: Multiplex-I/O- & Peripherie-Pin PH1-OSC_OUT (RTC/CLK)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der C706795?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C706795 (QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C706795 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C706795 (STMicroelectronics, QFP-48_L7.0-W7.0-P0.50-LS9.0-BL) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & STM32L151 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VLCDDigital_IOSignalanschluss VLCD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VLCD. Unterstützte Bus-Schnittstellen: General.
2PC13-WKUP2Digital_IOSignalanschluss PC13-WKUP2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC13-WKUP2. Unterstützte Bus-Schnittstellen: General.
3PC14-OSC32_INDigital_IOSignalanschluss PC14-OSC32_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC14-OSC32_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
4PC15-OSC32_OUTDigital_IOSignalanschluss PC15-OSC32_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC15-OSC32_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
5PH0-OSC_INDigital_IOSignalanschluss PH0-OSC_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PH0-OSC_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
6PH1-OSC_OUTDigital_IOSignalanschluss PH1-OSC_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PH1-OSC_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
7NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
8VSSAGNDElektrischer 0V-Masserückführungsanschluss (VSSA) für Kernlogik, I/O-Treiber und Analogblöcke.
9VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10PA0-WKUP1Digital_IOSignalanschluss PA0-WKUP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0-WKUP1. Unterstützte Bus-Schnittstellen: General.
11PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
12PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
13PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
14PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
15PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
16PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
17PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
18PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
19PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
20PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
21PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
22PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
23VSS_1GNDElektrischer 0V-Masserückführungsanschluss (VSS_1) für Kernlogik, I/O-Treiber und Analogblöcke.
24VDD_1Power_InPositiver Versorgungseingang (VDD_1) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
25PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: General.
26PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13. Unterstützte Bus-Schnittstellen: General.
27PB14Digital_IOSignalanschluss PB14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB14. Unterstützte Bus-Schnittstellen: General.
28PB15Digital_IOSignalanschluss PB15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB15. Unterstützte Bus-Schnittstellen: General.
29PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
30PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
31PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
32PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
33PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: General.
34PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: General.
35VSS_2GNDElektrischer 0V-Masserückführungsanschluss (VSS_2) für Kernlogik, I/O-Treiber und Analogblöcke.
36VDD_2Power_InPositiver Versorgungseingang (VDD_2) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
37PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: General.
38PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
39PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
40PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
41PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
42PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
43PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
44BOOT0Digital_IOSignalanschluss BOOT0 (Richtung: I, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BOOT0. Unterstützte Bus-Schnittstellen: General.
45PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: General.
46PB9Digital_IOSignalanschluss PB9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB9. Unterstützte Bus-Schnittstellen: General.
47VSS_3GNDElektrischer 0V-Masserückführungsanschluss (VSS_3) für Kernlogik, I/O-Treiber und Analogblöcke.
48VDD_3Power_InPositiver Versorgungseingang (VDD_3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload