ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
ATWILC1000B-UU-T (WLCSP-55) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATWILC1000B-UU-T

MICROCHIPID: C1558351WLCSP-55 · 55 Pins · Pitch 0.35mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ATWILC1000B-UU-T (WLCSP-55)A1GPIO6A2I2C_SCLA3RESETNA4XO_NA5GND_SXDIGA6VDD_SXDIGA7VDDIO_AB1GPIO16B2GPIO5B3I2C_SDAB4XO_PB5GND_IOB6TP_NB7VDD_RFRX_B8NCC1VDDCC2GPIO15C3GPIO17C4GPIO18C5GPIO13C6TP_PC7GND_RFRX_D1VDDIOD2TEST_MODED3GPIO4D7VDD_BATTPA_D8GND_BATTPPA_E1VSSH8VDD_AMSH7GPIO11H6VDDCH5VDDIOH4VSSH3SD CMD/_ SPIH2VBATT_BUCKH1VSWG8TX_NG7SDIO_SPICFG_G6GPIO12G5SD DAT2/_ SPG4SD DAT1/_ SPG3SD DAT0/_ SPG2SD_CLKG1GND_BUCKF8TX_PF7GND_AMSF6GPIO0/ HOST_F5GPIO2/IRQNF4SD_DAT3F3VREG_BUCKF2CHIP_ENF1GND_BIASE7GND_BATTPA_E3GPIO3E2GPIO1/RTC_CLGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.840.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6mm
2. 2D-FOOTPRINT
D3D2D7D1D8E1E7E2E3C1C7C2C6C3C5C4B8B1B7B2B6B3B5B4A1A7A2A6A3A5A4F4F5F3F6F2F7F1F8G4G5G3G6G2G7G1G8H4H5H3H6H2H7H1H8E=3.20mm · Pitch e=0.35mmD=3.20mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 3.20mm × 3.20mm · Raster: 0.35mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (55/55)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A1GPIO6I/OMultiplex-I/O- & Peripherie-Pin GPIO6 (UART, SPI)
A2I2C_SCLI/OMultiplex-I/O- & Peripherie-Pin I2C_SCL (I2C)
A3RESETNISystemfreigabe & Hardware-Reset (RESETN)
A4XO_NI/OMultiplex-I/O- & Peripherie-Pin XO_N (RTC/CLK)
A5GND_SXDIGGNDMasseanschluss (GND_SXDIG)
A6VDD_SXDIGPowerVersorgungsspannungseingang (VDD_SXDIG — 3.3V / 5.0V Standard Logic)
A7VDDIO_APowerVersorgungsspannungseingang (VDDIO_A — 3.3V / 5.0V Standard Logic)
B1GPIO16I/OMultiplex-I/O- & Peripherie-Pin GPIO16 (General)
B2GPIO5I/OMultiplex-I/O- & Peripherie-Pin GPIO5 (UART, SPI)
B3I2C_SDAI/OMultiplex-I/O- & Peripherie-Pin I2C_SDA (I2C)
B4XO_PI/OMultiplex-I/O- & Peripherie-Pin XO_P (RTC/CLK)
B5GND_IOGNDMasseanschluss (GND_IO)
B6TP_NI/OMultiplex-I/O- & Peripherie-Pin TP_N (General)
B7VDD_RFRX_PowerVersorgungsspannungseingang (VDD_RFRX_ — 3.3V / 5.0V Standard Logic)
B8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
C1VDDCPowerVersorgungsspannungseingang (VDDC — 3.3V / 5.0V Standard Logic)
C2GPIO15I/OMultiplex-I/O- & Peripherie-Pin GPIO15 (General)
C3GPIO17I/OMultiplex-I/O- & Peripherie-Pin GPIO17 (General)
C4GPIO18I/OMultiplex-I/O- & Peripherie-Pin GPIO18 (General)
C5GPIO13I/OMultiplex-I/O- & Peripherie-Pin GPIO13 (General)
C6TP_PI/OMultiplex-I/O- & Peripherie-Pin TP_P (General)
C7GND_RFRX_GNDMasseanschluss (GND_RFRX_)
D1VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
D2TEST_MODEI/OMultiplex-I/O- & Peripherie-Pin TEST_MODE (General)
D3GPIO4I/OMultiplex-I/O- & Peripherie-Pin GPIO4 (SPI)
D7VDD_BATTPA_PowerVersorgungsspannungseingang (VDD_BATTPA_ — 3.3V / 5.0V Standard Logic)
D8GND_BATTPPA_GNDMasseanschluss (GND_BATTPPA_)
E1VSSGNDMasseanschluss (VSS)
E2GPIO1/RTC_CLKI/OMultiplex-I/O- & Peripherie-Pin GPIO1/RTC_CLK (RTC/CLK)
E3GPIO3I/OMultiplex-I/O- & Peripherie-Pin GPIO3 (SPI)
E7GND_BATTPA_GNDMasseanschluss (GND_BATTPA_)
F1GND_BIASGNDMasseanschluss (GND_BIAS)
F2CHIP_ENI/OMultiplex-I/O- & Peripherie-Pin CHIP_EN (General)
F3VREG_BUCKPowerVersorgungsspannungseingang (VREG_BUCK — 3.3V / 5.0V Standard Logic)
F4SD_DAT3I/OMultiplex-I/O- & Peripherie-Pin SD_DAT3 (General)
F5GPIO2/IRQNI/OMultiplex-I/O- & Peripherie-Pin GPIO2/IRQN (General)
F6GPIO0/ HOST_WAKEI/OMultiplex-I/O- & Peripherie-Pin GPIO0/ HOST_WAKE (General)
F7GND_AMSGNDMasseanschluss (GND_AMS)
F8TX_PI/OMultiplex-I/O- & Peripherie-Pin TX_P (General)
G1GND_BUCKGNDMasseanschluss (GND_BUCK)
G2SD_CLKI/OMultiplex-I/O- & Peripherie-Pin SD_CLK (General)
G3SD DAT0/_ SPI_TXDI/OMultiplex-I/O- & Peripherie-Pin SD DAT0/_ SPI_TXD (UART, SPI)
G4SD DAT1/_ SPI_SSNI/OMultiplex-I/O- & Peripherie-Pin SD DAT1/_ SPI_SSN (SPI)
G5SD DAT2/_ SPI_RXDI/OMultiplex-I/O- & Peripherie-Pin SD DAT2/_ SPI_RXD (UART, SPI)
G6GPIO12I/OMultiplex-I/O- & Peripherie-Pin GPIO12 (General)
G7SDIO_SPICFG_I/OMultiplex-I/O- & Peripherie-Pin SDIO_SPICFG_ (SPI)
G8TX_NI/OMultiplex-I/O- & Peripherie-Pin TX_N (General)
H1VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
H2VBATT_BUCKPowerVersorgungsspannungseingang (VBATT_BUCK — 3.3V / 5.0V Standard Logic)
H3SD CMD/_ SPI_SCKI/OMultiplex-I/O- & Peripherie-Pin SD CMD/_ SPI_SCK (SPI)
H4VSSGNDMasseanschluss (VSS)
H5VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
H6VDDCPowerVersorgungsspannungseingang (VDDC — 3.3V / 5.0V Standard Logic)
H7GPIO11I/OMultiplex-I/O- & Peripherie-Pin GPIO11 (General)
H8VDD_AMSPowerVersorgungsspannungseingang (VDD_AMS — 3.3V / 5.0V Standard Logic)
PIN A1 GPIO6
I/O
Multiplex-I/O- & Peripherie-Pin GPIO6 (UART, SPI)
Designhinweis: GPIO6/ SPI_RXDFlash_
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: ATWILC1000B-UU-T (MICROCHIP · WLCSP-55)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ATWILC1000B-UU-T (WLCSP-55) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (55 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ATWILC1000B-UU-T (WLCSP-55) - 4. Gehäuseabmessungen (D×E×A)
WLCSP-55 · 3.20×3.20mm · Raster 0.35mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ATWILC1000B-UU-T (WLCSP-55) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (55 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ATWILC1000B-UU-T (WLCSP-55) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für ATWILC1000B
P7 · p07_fig01EXAKTES GEHÄUSE
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-2. WLCSP Package Pin Assignment
Figure 3-2. WLCSP Package Pin Assignment
P1 · p01_fig01456×280px
ATWILC1000B-UU-T (WLCSP-55) — ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
P6 · p06_fig011415×1284px
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-1. Pin Assignment
Figure 3-1. Pin Assignment
P7 · p07_fig01P7
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P41 · p41_fig011063×2048px
ATWILC1000B-UU-T (WLCSP-55) — Figure 10-1. ATWILC1000B Reference Schematic
Figure 10-1. ATWILC1000B Reference Schematic
P41 · p41_fig01P41
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 41 (p41_fig01)
Datasheet Page 41 (p41_fig01)
P44 · p44_fig011168×816px
ATWILC1000B-UU-T (WLCSP-55) — Figure 11-1. Solder Reflow Profile
Figure 11-1. Solder Reflow Profile
P46 · p46_fig011929×1782px
ATWILC1000B-UU-T (WLCSP-55) — Document Revision History
Document Revision History

Elektrische Spezifikationen & Bauteildetails (ATWILC1000B-UU-T)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:ATWILC1000B-UU-T (WLCSP-55) ist ein 55-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.20 × 3.20 × 0.55 mm (Pin-Raster e = 0.35 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to +85°C Temperaturbereich und Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
26 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.20 × 3.20 × 0.55 mm (A1=0.18 mm)
Gehäusefamilie: WLCSP (WLCSP-55)
Pinanzahl & RastermaßN / e
55 Pins | Pitch e = 0.35 mm (13.8 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol55 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint55 Pads · Raster 0.35mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (WLCSP-55)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.20 × 3.20 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.55mm · e=0.35mm
Pad-Abmessungen (W × L)Level B
0.17 × 0.17 mm
Pins / Gesamt-PadsTopology
55P / 55Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
WLCSP-55
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ATWILC1000B-UU-T (WLCSP-55)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ATWILC1000B-UU-T (WLCSP-55)?

Das Bauteil ATWILC1000B-UU-T von MICROCHIP im WLCSP-55-Gehäuse besitzt 55 Pins mit einem Rastermaß (Pitch) von 0.35 mm. Wichtige Pins: A1 (GPIO6: Multiplex-I/O- & Peripherie-Pin GPIO6 (UART, SPI)), A2 (I2C_SCL: Multiplex-I/O- & Peripherie-Pin I2C_SCL (I2C)), A3 (RESETN: Systemfreigabe & Hardware-Reset (RESETN)), A4 (XO_N: Multiplex-I/O- & Peripherie-Pin XO_N (RTC/CLK)), A5 (GND_SXDIG: Masseanschluss (GND_SXDIG)), A6 (VDD_SXDIG: Versorgungsspannungseingang (VDD_SXDIG — 3.3V / 5.0V Standard Logic)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ATWILC1000B-UU-T?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ATWILC1000B-UU-T (WLCSP-55) 3.20 × 3.20 mm bei einem Pitch e = 0.35 mm und 55 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ATWILC1000B-UU-T heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ATWILC1000B-UU-T (MICROCHIP, WLCSP-55) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (55 Pins) & ATWILC1000B VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A1GPIO6Digital_IOSignalanschluss GPIO6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_RXDFLASH_. Unterstützte Bus-Schnittstellen: UART, SPI.
A2I2C_SCLDigital_IOSignalanschluss I2C_SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SCL. Unterstützte Bus-Schnittstellen: I2C.
A3RESETNDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESETN): Low-Pegel setzt Prozessorkern und Peripherie zurück.
A4XO_NDigital_IOSignalanschluss XO_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO_N. Unterstützte Bus-Schnittstellen: RTC/CLK.
A5GND_SXDIGGNDElektrischer 0V-Masserückführungsanschluss (GND_SXDIG) für Kernlogik, I/O-Treiber und Analogblöcke.
A6VDD_SXDIGPower_InPositiver Versorgungseingang (VDD_SXDIG) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
A7VDDIO_APower_InPositiver Versorgungseingang (VDDIO_A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
B1GPIO16Digital_IOSignalanschluss GPIO16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO16. Unterstützte Bus-Schnittstellen: General.
B2GPIO5Digital_IOSignalanschluss GPIO5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_TXDFLASH_. Unterstützte Bus-Schnittstellen: UART, SPI.
B3I2C_SDADigital_IOSignalanschluss I2C_SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SDA. Unterstützte Bus-Schnittstellen: I2C.
B4XO_PDigital_IOSignalanschluss XO_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO_P. Unterstützte Bus-Schnittstellen: RTC/CLK.
B5GND_IOGNDElektrischer 0V-Masserückführungsanschluss (GND_IO) für Kernlogik, I/O-Treiber und Analogblöcke.
B6TP_NNCSignalanschluss TP_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TP_N. Unterstützte Bus-Schnittstellen: General.
B7VDD_RFRX_Power_InPositiver Versorgungseingang (VDD_RFRX_) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
B8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
C1VDDCPower_InPositiver Versorgungseingang (VDDC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
C2GPIO15Digital_IOSignalanschluss GPIO15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO15. Unterstützte Bus-Schnittstellen: General.
C3GPIO17Digital_IOSignalanschluss GPIO17 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO17. Unterstützte Bus-Schnittstellen: General.
C4GPIO18Digital_IOSignalanschluss GPIO18 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO18. Unterstützte Bus-Schnittstellen: General.
C5GPIO13Digital_IOSignalanschluss GPIO13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO13. Unterstützte Bus-Schnittstellen: General.
C6TP_PNCSignalanschluss TP_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TP_P. Unterstützte Bus-Schnittstellen: General.
C7GND_RFRX_GNDElektrischer 0V-Masserückführungsanschluss (GND_RFRX_) für Kernlogik, I/O-Treiber und Analogblöcke.
D1VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
D2TEST_MODEDigital_IOSignalanschluss TEST_MODE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST_MODE. Unterstützte Bus-Schnittstellen: General.
D3GPIO4Digital_IOSignalanschluss GPIO4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_SSNFLASH_. Unterstützte Bus-Schnittstellen: SPI.
D7VDD_BATTPA_Power_InPositiver Versorgungseingang (VDD_BATTPA_) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
D8GND_BATTPPA_GNDElektrischer 0V-Masserückführungsanschluss (GND_BATTPPA_) für Kernlogik, I/O-Treiber und Analogblöcke.
E1VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
E2GPIO1/RTC_CLKDigital_IOSignalanschluss GPIO1/RTC_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO1. Unterstützte Bus-Schnittstellen: RTC/CLK.
E3GPIO3Digital_IOSignalanschluss GPIO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_SCKFLASH_. Unterstützte Bus-Schnittstellen: SPI.
E7GND_BATTPA_GNDElektrischer 0V-Masserückführungsanschluss (GND_BATTPA_) für Kernlogik, I/O-Treiber und Analogblöcke.
F1GND_BIASGNDElektrischer 0V-Masserückführungsanschluss (GND_BIAS) für Kernlogik, I/O-Treiber und Analogblöcke.
F2CHIP_ENDigital_IOSignalanschluss CHIP_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHIP_EN. Unterstützte Bus-Schnittstellen: General.
F3VREG_BUCKPower_InPositiver Versorgungseingang (VREG_BUCK) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
F4SD_DAT3Digital_IOSignalanschluss SD_DAT3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DAT3. Unterstützte Bus-Schnittstellen: General.
F5GPIO2/IRQNDigital_IOSignalanschluss GPIO2/IRQN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO2. Unterstützte Bus-Schnittstellen: General.
F6GPIO0/ HOST_WAKEDigital_IOSignalanschluss GPIO0/ HOST_WAKE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO0. Unterstützte Bus-Schnittstellen: General.
F7GND_AMSGNDElektrischer 0V-Masserückführungsanschluss (GND_AMS) für Kernlogik, I/O-Treiber und Analogblöcke.
F8TX_PDigital_IOSignalanschluss TX_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TX_P. Unterstützte Bus-Schnittstellen: General.
G1GND_BUCKGNDElektrischer 0V-Masserückführungsanschluss (GND_BUCK) für Kernlogik, I/O-Treiber und Analogblöcke.
G2SD_CLKDigital_IOSignalanschluss SD_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_CLK. Unterstützte Bus-Schnittstellen: General.
G3SD DAT0/_ SPI_TXDDigital_IOSignalanschluss SD DAT0/_ SPI_TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_DATATX. Unterstützte Bus-Schnittstellen: UART, SPI.
G4SD DAT1/_ SPI_SSNDigital_IOSignalanschluss SD DAT1/_ SPI_SSN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_SLAVESELECT. Unterstützte Bus-Schnittstellen: SPI.
G5SD DAT2/_ SPI_RXDDigital_IOSignalanschluss SD DAT2/_ SPI_RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_DATARX. Unterstützte Bus-Schnittstellen: UART, SPI.
G6GPIO12Digital_IOSignalanschluss GPIO12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO12. Unterstützte Bus-Schnittstellen: General.
G7SDIO_SPICFG_Digital_IOSignalanschluss SDIO_SPICFG_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDIO_SPICFG_. Unterstützte Bus-Schnittstellen: SPI.
G8TX_NDigital_IOSignalanschluss TX_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TX_N. Unterstützte Bus-Schnittstellen: General.
H1VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
H2VBATT_BUCKPower_InPositiver Versorgungseingang (VBATT_BUCK) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
H3SD CMD/_ SPI_SCKDigital_IOSignalanschluss SD CMD/_ SPI_SCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_CLOCK. Unterstützte Bus-Schnittstellen: SPI.
H4VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
H5VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
H6VDDCPower_InPositiver Versorgungseingang (VDDC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
H7GPIO11Digital_IOSignalanschluss GPIO11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO11. Unterstützte Bus-Schnittstellen: General.
H8VDD_AMSPower_InPositiver Versorgungseingang (VDD_AMS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload