ChipDocs.org
3945 部品PDFアップロード
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATSAM4S2AA-MU

MICROCHIPQFN-48-EP(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATSAM4S2AA-MU (QFN-48-EP(7x7))1ADVREF2GND3PB0/AD44PB45PB56PB67PB78VDDOUT9PA17/PGMD5/A10PB1011PB1112PB1213VDDIO14PA16/PGMD415PA15/PGMD316PA14/PGMD217PA13/PGMD118VDDCORE19PA12/PGMD020PA11/PGMM321PA10/PGMM222PA9/PGMM123PA8/XOUT32/P24PA7/XIN32/PG25TDI/PB449EP48VDDPLL47VDDIO46XIN/PB9/PGMC45XOUT/PB844DDP/PB1143DDM/PB1042ERASE/PB1241VDDCORE40TCK/SWCLK/PB39TMS/SWDIO/PB38JTAGSEL37TDO/TRACESWO36PA0/PGMEN035PA1/PGMEN134GND33VDDIO32PA2/PGMEN231PA330TST29NRST28PA4/PGMNCMD27PA5/PGMRDY26PA6/PGMNOEGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1ADVREFAnalogマルチプレクスI/O・ペリフェラル端子 ADVREF (General)
2GNDGNDグラウンド基準端子 (GND)
3PB0/AD4I/OマルチプレクスI/O・ペリフェラル端子 PB0/AD4 (General)
4PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
6PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (SWD/JTAG)
7PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (SWD/JTAG)
8VDDOUTPower電源供給入力 (VDDOUT — 1.62V to 3.6V)
9PA17/PGMD5/AD0I/OマルチプレクスI/O・ペリフェラル端子 PA17/PGMD5/AD0 (General)
10PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
11PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
12PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
13VDDIOPower電源供給入力 (VDDIO — 1.62V to 3.6V)
14PA16/PGMD4I/OマルチプレクスI/O・ペリフェラル端子 PA16/PGMD4 (General)
15PA15/PGMD3I/OマルチプレクスI/O・ペリフェラル端子 PA15/PGMD3 (General)
16PA14/PGMD2I/OマルチプレクスI/O・ペリフェラル端子 PA14/PGMD2 (General)
17PA13/PGMD1I/OマルチプレクスI/O・ペリフェラル端子 PA13/PGMD1 (General)
18VDDCOREPower電源供給入力 (VDDCORE — 1.62V to 3.6V)
19PA12/PGMD0I/OマルチプレクスI/O・ペリフェラル端子 PA12/PGMD0 (General)
20PA11/PGMM3I/OマルチプレクスI/O・ペリフェラル端子 PA11/PGMM3 (General)
21PA10/PGMM2I/OマルチプレクスI/O・ペリフェラル端子 PA10/PGMM2 (General)
22PA9/PGMM1I/OマルチプレクスI/O・ペリフェラル端子 PA9/PGMM1 (General)
23PA8/XOUT32/PGMM0I/OマルチプレクスI/O・ペリフェラル端子 PA8/XOUT32/PGMM0 (RTC/CLK)
24PA7/XIN32/PGMNVALIDI/OマルチプレクスI/O・ペリフェラル端子 PA7/XIN32/PGMNVALID (RTC/CLK)
25TDI/PB4I/OマルチプレクスI/O・ペリフェラル端子 TDI/PB4 (General)
26PA6/PGMNOEI/OマルチプレクスI/O・ペリフェラル端子 PA6/PGMNOE (General)
27PA5/PGMRDYI/OマルチプレクスI/O・ペリフェラル端子 PA5/PGMRDY (General)
28PA4/PGMNCMDI/OマルチプレクスI/O・ペリフェラル端子 PA4/PGMNCMD (General)
29NRSTIシステムイネーブル・ハードウェアリセット (NRST)
30TSTI/OマルチプレクスI/O・ペリフェラル端子 TST (General)
31PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
32PA2/PGMEN2I/OマルチプレクスI/O・ペリフェラル端子 PA2/PGMEN2 (General)
33VDDIOPower電源供給入力 (VDDIO — 1.62V to 3.6V)
34GNDGNDグラウンド基準端子 (GND)
35PA1/PGMEN1I/OマルチプレクスI/O・ペリフェラル端子 PA1/PGMEN1 (General)
36PA0/PGMEN0I/OマルチプレクスI/O・ペリフェラル端子 PA0/PGMEN0 (General)
37TDO/TRACESWO/PB5I/OマルチプレクスI/O・ペリフェラル端子 TDO/TRACESWO/PB5 (General)
38JTAGSELI/OマルチプレクスI/O・ペリフェラル端子 JTAGSEL (SWD/JTAG)
39TMS/SWDIO/PB6I/OマルチプレクスI/O・ペリフェラル端子 TMS/SWDIO/PB6 (SWD/JTAG)
40TCK/SWCLK/PB7I/OマルチプレクスI/O・ペリフェラル端子 TCK/SWCLK/PB7 (SWD/JTAG)
41VDDCOREPower電源供給入力 (VDDCORE — 1.62V to 3.6V)
42ERASE/PB12I/OマルチプレクスI/O・ペリフェラル端子 ERASE/PB12 (General)
43DDM/PB10I/OマルチプレクスI/O・ペリフェラル端子 DDM/PB10 (General)
44DDP/PB11I/OマルチプレクスI/O・ペリフェラル端子 DDP/PB11 (General)
45XOUT/PB8I/OマルチプレクスI/O・ペリフェラル端子 XOUT/PB8 (RTC/CLK)
46XIN/PB9/PGMCKI/OマルチプレクスI/O・ペリフェラル端子 XIN/PB9/PGMCK (RTC/CLK)
47VDDIOPower電源供給入力 (VDDIO — 1.62V to 3.6V)
48VDDPLLPower電源供給入力 (VDDPLL — 1.62V to 3.6V)
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 ADVREF
Analog
マルチプレクスI/O・ペリフェラル端子 ADVREF (General)
設計上の注意点: Signal terminal ADVREF (Analog, 1.62V to 3.6V domain). Multiplexed alternate functions: ADVREF. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-48-EP(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATSAM4S2AA-MU (QFN-48-EP(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
ATSAM4S2AA シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P18 · p18_fig01634×765px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 4-3. Orientation of the 100-ball VFBGA Package
Figure 4-3. Orientation of the 100-ball VFBGA Package
P25 · p25_fig01592×575px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 4-7. Orientation of the 48-lead LQFP Package
Figure 4-7. Orientation of the 48-lead LQFP Package
P25 · p25_fig021392×726px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 4-8. Orientation of the 48-lead QFN Package
Figure 4-8. Orientation of the 48-lead QFN Package
P25 · p25_fig02P25
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Datasheet Page 25 (p25_fig02)
Datasheet Page 25 (p25_fig02)
P806 · p806_fig01902×533px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 36-35. Typical Connection to a RS485 Bus
Figure 36-35. Typical Connection to a RS485 Bus
P806 · p806_fig021250×717px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 36-36. Example of RTS Drive with Timeguard
Figure 36-36. Example of RTS Drive with Timeguard
P806 · p806_fig01P806
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Datasheet Page 806 (p806_fig01)
Datasheet Page 806 (p806_fig01)
P1030 · p1030_fig011590×570px
ATSAM4S2AA-MU (QFN-48-EP(7x7)) — Figure 40-2. Board Schematic to Interface Device Peripheral
Figure 40-2. Board Schematic to Interface Device Peripheral

電気仕様 & 部品詳細スペック (ATSAM4S2AA-MU)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATSAM4S2AA-MU (QFN-48-EP(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.62V to 3.6V、動作温度範囲 -40°C to 105°C、USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, IrDA, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.62V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to 105°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
120 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-48-EP(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, IrDA, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.10×5.10mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-48-EP(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-48-EP(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATSAM4S2AA-MU (QFN-48-EP(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATSAM4S2AA-MU (QFN-48-EP(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATSAM4S2AA-MU (QFN-48-EP(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.62V to 3.6V です。主なピン：1 (ADVREF: マルチプレクスI/O・ペリフェラル端子 ADVREF (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (PB0/AD4: マルチプレクスI/O・ペリフェラル端子 PB0/AD4 (General)), 4 (PB4: マルチプレクスI/O・ペリフェラル端子 PB4 (General)), 5 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General)), 6 (PB6: マルチプレクスI/O・ペリフェラル端子 PB6 (SWD/JTAG))。

ATSAM4S2AA-MU の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATSAM4S2AA-MU (QFN-48-EP(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.10 × 5.10 mm、IPC-7525 60% 開口ペーストマスク付き）。

ATSAM4S2AA-MU の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATSAM4S2AA-MU (MICROCHIP, QFN-48-EP(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & ATSAM4S2AA シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1ADVREFAnalog信号端子 ADVREF（方向: Analog、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: ADVREF。対応バス/インターフェース: General。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3PB0/AD4Digital_IO信号端子 PB0/AD4（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB0/AD4。対応バス/インターフェース: General。
4PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
5PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
6PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB6。対応バス/インターフェース: SWD/JTAG。
7PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB7。対応バス/インターフェース: SWD/JTAG。
8VDDOUTPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDOUT、最大定格: 3.6V) です。
9PA17/PGMD5/AD0Digital_IO信号端子 PA17/PGMD5/AD0（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA17/PGMD5/AD0。対応バス/インターフェース: General。
10PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
11PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
12PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
13VDDIOPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.6V) です。
14PA16/PGMD4Digital_IO信号端子 PA16/PGMD4（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA16/PGMD4。対応バス/インターフェース: General。
15PA15/PGMD3Digital_IO信号端子 PA15/PGMD3（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA15/PGMD3。対応バス/インターフェース: General。
16PA14/PGMD2Digital_IO信号端子 PA14/PGMD2（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA14/PGMD2。対応バス/インターフェース: General。
17PA13/PGMD1Digital_IO信号端子 PA13/PGMD1（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA13/PGMD1。対応バス/インターフェース: General。
18VDDCOREPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 3.6V) です。
19PA12/PGMD0Digital_IO信号端子 PA12/PGMD0（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA12/PGMD0。対応バス/インターフェース: General。
20PA11/PGMM3Digital_IO信号端子 PA11/PGMM3（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA11/PGMM3。対応バス/インターフェース: General。
21PA10/PGMM2Digital_IO信号端子 PA10/PGMM2（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA10/PGMM2。対応バス/インターフェース: General。
22PA9/PGMM1Digital_IO信号端子 PA9/PGMM1（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA9/PGMM1。対応バス/インターフェース: General。
23PA8/XOUT32/PGMM0Digital_IO信号端子 PA8/XOUT32/PGMM0（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA8/XOUT32/PGMM0。対応バス/インターフェース: RTC/CLK。
24PA7/XIN32/PGMNVALIDDigital_IO信号端子 PA7/XIN32/PGMNVALID（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA7/XIN32/PGMNVALID。対応バス/インターフェース: RTC/CLK。
25TDI/PB4Digital_IO信号端子 TDI/PB4（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: TDI/PB4。対応バス/インターフェース: General。
26PA6/PGMNOEDigital_IO信号端子 PA6/PGMNOE（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA6/PGMNOE。対応バス/インターフェース: General。
27PA5/PGMRDYDigital_IO信号端子 PA5/PGMRDY（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA5/PGMRDY。対応バス/インターフェース: General。
28PA4/PGMNCMDDigital_IO信号端子 PA4/PGMNCMD（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA4/PGMNCMD。対応バス/インターフェース: General。
29NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
30TSTDigital_IO信号端子 TST（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: TST。対応バス/インターフェース: General。
31PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
32PA2/PGMEN2Digital_IO信号端子 PA2/PGMEN2（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA2/PGMEN2。対応バス/インターフェース: General。
33VDDIOPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.6V) です。
34GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
35PA1/PGMEN1Digital_IO信号端子 PA1/PGMEN1（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA1/PGMEN1。対応バス/インターフェース: General。
36PA0/PGMEN0Digital_IO信号端子 PA0/PGMEN0（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: PA0/PGMEN0。対応バス/インターフェース: General。
37TDO/TRACESWO/PB5Digital_IO信号端子 TDO/TRACESWO/PB5（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: TDO/TRACESWO/PB5。対応バス/インターフェース: General。
38JTAGSELDigital_IO信号端子 JTAGSEL（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: JTAGSEL。対応バス/インターフェース: SWD/JTAG。
39TMS/SWDIO/PB6Digital_IO信号端子 TMS/SWDIO/PB6（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: TMS/SWDIO/PB6。対応バス/インターフェース: SWD/JTAG。
40TCK/SWCLK/PB7Digital_IO信号端子 TCK/SWCLK/PB7（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: TCK/SWCLK/PB7。対応バス/インターフェース: SWD/JTAG。
41VDDCOREPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 3.6V) です。
42ERASE/PB12Digital_IO信号端子 ERASE/PB12（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: ERASE/PB12。対応バス/インターフェース: General。
43DDM/PB10Digital_IO信号端子 DDM/PB10（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: DDM/PB10。対応バス/インターフェース: General。
44DDP/PB11Digital_IO信号端子 DDP/PB11（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: DDP/PB11。対応バス/インターフェース: General。
45XOUT/PB8Digital_IO信号端子 XOUT/PB8（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: XOUT/PB8。対応バス/インターフェース: RTC/CLK。
46XIN/PB9/PGMCKDigital_IO信号端子 XIN/PB9/PGMCK（方向: I/O、電圧域: 1.62V to 3.6V）。多重化オルタネート機能: XIN/PB9/PGMCK。対応バス/インターフェース: RTC/CLK。
47VDDIOPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.6V) です。
48VDDPLLPower_In1.62V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDPLL、最大定格: 3.6V) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード