ChipDocs.org
⌘K
2284 器件上传PDF
TPS5430DDAR (SOIC-8-EP) — Symbol, Footprint IPC-7351B & 3D STEP Model

TPS5430DDAR

TIID: C9864SOIC-8-EP · 9 引脚 · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · TPS5430DDAR (SOIC-8-EP)1BOOT2NC3NC4VSENSE5ENA9PowerPAD8PH7VIN6GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D封装焊盘
123456789E=3.90mm · Pitch e=1.27mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D实体模型
封装外形: 3.90mm × 4.90mm · 间距 Pitch: 1.27mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (9/9)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1BOOTI/O多功能复用 I/O 与外设引脚 BOOT (General)
2NCI/O多功能复用 I/O 与外设引脚 NC (General)
3NCI/O多功能复用 I/O 与外设引脚 NC (General)
4VSENSEI/O多功能复用 I/O 与外设引脚 VSENSE (General)
5ENAI/O多功能复用 I/O 与外设引脚 ENA (General)
6GNDGND电源参考地引脚 (GND)
7VINPower正电源供电引脚 (VIN — 5.5 V to 36 V)
8PHI/O多功能复用 I/O 与外设引脚 PH (General)
9PowerPADI/O多功能复用 I/O 与外设引脚 PowerPAD (General)
PIN 1 BOOT
I/O
多功能复用 I/O 与外设引脚 BOOT (General)
PCB布线建议: Signal terminal BOOT (I/O, 5.5 V to 36 V domain). Multiplexed alternate functions: BOOT. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 23 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: TPS5430DDAR (TI · SOIC-8-EP)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
TPS5430DDAR (SOIC-8-EP) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
TPS5430DDAR (SOIC-8-EP) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (9 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
TPS5430DDAR (SOIC-8-EP) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
TPS5430DDAR (SOIC-8-EP) - 4. 封装机械外形图 (D×E×A)
SOIC-8-EP · 3.90×4.90mm · 节距 1.27mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
TPS5430DDAR (SOIC-8-EP) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (9 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
TPS5430DDAR (SOIC-8-EP) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (23 张图纸 · 第 1/2 页)
显示第 1–12 张，共 23 张完整原图 (来自 TPS5430 系列)
P1 · p01_fig012254×1198px
TPS5430DDAR (SOIC-8-EP) — TPS5431 5.5 V to 23 V
TPS5431 5.5 V to 23 V
P3 · p03_fig011362×992px
TPS5430DDAR (SOIC-8-EP) — 5 Pin Configuration and Functions
5 Pin Configuration and Functions
P3 · p03_fig01P3
TPS5430DDAR (SOIC-8-EP) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P13 · p13_fig012612×938px
TPS5430DDAR (SOIC-8-EP) — Figure 9. Application Circuit, 12 V Input to 5.0 V Output
Figure 9. Application Circuit, 12 V Input to 5.0 V Output
P13 · p13_fig022934×649px
TPS5430DDAR (SOIC-8-EP) — Figure 9. Application Circuit, 12 V Input to 5.0 V Output
Figure 9. Application Circuit, 12 V Input to 5.0 V Output
P21 · p21_fig012730×975px
TPS5430DDAR (SOIC-8-EP) — Figure 17. 10 V– 35 V Input to 5 V Output Application Circuit
Figure 17. 10 V– 35 V Input to 5 V Output Application Circuit
P21 · p21_fig022934×649px
TPS5430DDAR (SOIC-8-EP) — Figure 17. 10 V– 35 V Input to 5 V Output Application Circuit
Figure 17. 10 V– 35 V Input to 5 V Output Application Circuit
P22 · p22_fig012737×914px
TPS5430DDAR (SOIC-8-EP) — Figure 18. 9 V – 21 V Input to 5 V Output Application Circuit
Figure 18. 9 V – 21 V Input to 5 V Output Application Circuit
P22 · p22_fig022934×650px
TPS5430DDAR (SOIC-8-EP) — Figure 18. 9 V – 21 V Input to 5 V Output Application Circuit
Figure 18. 9 V – 21 V Input to 5 V Output Application Circuit
P22 · p22_fig01P22
TPS5430DDAR (SOIC-8-EP) — Datasheet Page 22 (p22_fig01)
Datasheet Page 22 (p22_fig01)
P23 · p23_fig01P23
TPS5430DDAR (SOIC-8-EP) — Datasheet Page 23 (p23_fig01)
Datasheet Page 23 (p23_fig01)
P28 · p28_fig012564×2653px
TPS5430DDAR (SOIC-8-EP) — PACKAGE OUTLINE
PACKAGE OUTLINE
第 1 / 2 页 (共 23 张提取图纸)

电气参数与元器件规格详情 (TPS5430DDAR)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:TPS5430DDAR (SOIC-8-EP) 是一款 8 引脚的标准电子与连接器元件，机械封装尺寸为 4.90 × 3.90 × 1.70 mm（引脚间距 e = 1.27 mm）。工作电压范围 5.5 V to 36 V，工作温度 40°C to 125°C，内置 PWM 通信接口。
工作电源电压范围V_CC / V_DD
5.5 V to 36 V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
40°C to 125°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
500 kHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.90 × 3.90 × 1.70 mm (A1=0.00 mm)
封装类型：SOIC (SOIC-8-EP)
引脚总数与中心间距N / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号9 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘9 个焊盘 · 节距 1.27mm
OK
IPC-7525 60% 钢网开窗EPAD 2.40×3.10mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (SOIC-8-EP)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.90 × 3.90 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.70mm · e=1.27mm
焊盘尺寸 (W × L)Level B
0.60 × 1.55 mm
引脚数 / 总焊盘数Topology
9P / 9Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
SOIC-8-EP
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — TPS5430DDAR (SOIC-8-EP)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

TPS5430DDAR (SOIC-8-EP) 的引脚排列 (Pinout) 与供电电压参数是什么？

TI 生产的 TPS5430DDAR 采用 SOIC-8-EP 封装，共 9 脚，引脚间距 1.27 mm，工作电压范围 VCC 5.5 V to 36 V。主要引脚包括：1 (BOOT: 多功能复用 I/O 与外设引脚 BOOT (General)), 2 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 3 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 4 (VSENSE: 多功能复用 I/O 与外设引脚 VSENSE (General)), 5 (ENA: 多功能复用 I/O 与外设引脚 ENA (General)), 6 (GND: 电源参考地引脚 (GND))。

TPS5430DDAR 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，TPS5430DDAR (SOIC-8-EP) 本体轮廓为 3.90 × 4.90 mm，引脚间距 e = 1.27 mm，共计 9 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.40 × 3.10 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 TPS5430DDAR 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 TPS5430DDAR (TI, SOIC-8-EP) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (9 脚) 与 TPS5430 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1BOOTDigital_IO信号引脚 BOOT（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：BOOT。支持总线接口：General。
2NCDigital_IO信号引脚 NC（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
3NCDigital_IO信号引脚 NC（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：NC。支持总线接口：General。
4VSENSEDigital_IO信号引脚 VSENSE（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：VSENSE。支持总线接口：General。
5ENADigital_IO信号引脚 ENA（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：ENA。支持总线接口：General。
6GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
7VINPower_In主供电输入引脚 (VIN)，工作电压域：5.5 V to 36 V（最高耐压：36.0V）。
8PHDigital_IO信号引脚 PH（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：PH。支持总线接口：General。
9PowerPADDigital_IO信号引脚 PowerPAD（方向：I/O，电压域：5.5 V to 36 V）。复用功能 (Alternate Functions)：PowerPAD。支持总线接口：General。
探索器件库封装厂商上传