Mechanische Abmessungen & Land Pattern (SOIC-8-EP)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOIC-8-EP | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — TPS5430DDAR (SOIC-8-EP)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des TPS5430DDAR (SOIC-8-EP)?
Das Bauteil TPS5430DDAR von TI im SOIC-8-EP-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 1.27 mm und einem Betriebsspannungsbereich VCC von 5.5 V to 36 V. Wichtige Pins: 1 (BOOT: Multiplex-I/O- & Peripherie-Pin BOOT (General)), 2 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (VSENSE: Multiplex-I/O- & Peripherie-Pin VSENSE (General)), 5 (ENA: Multiplex-I/O- & Peripherie-Pin ENA (General)), 6 (GND: Masseanschluss (GND)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der TPS5430DDAR?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des TPS5430DDAR (SOIC-8-EP) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.40 × 3.10 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für TPS5430DDAR heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für TPS5430DDAR (TI, SOIC-8-EP) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & TPS5430 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | BOOT | Digital_IO | Signalanschluss BOOT (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: BOOT. Unterstützte Bus-Schnittstellen: General. |
| 2 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 3 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 4 | VSENSE | Digital_IO | Signalanschluss VSENSE (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: VSENSE. Unterstützte Bus-Schnittstellen: General. |
| 5 | ENA | Digital_IO | Signalanschluss ENA (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: ENA. Unterstützte Bus-Schnittstellen: General. |
| 6 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 7 | VIN | Power_In | Positiver Versorgungseingang (VIN) im Spannungsbereich 5.5 V to 36 V (Max. 36.0V). |
| 8 | PH | Digital_IO | Signalanschluss PH (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: PH. Unterstützte Bus-Schnittstellen: General. |
| 9 | PowerPAD | Digital_IO | Signalanschluss PowerPAD (Richtung: I/O, Spannungsbereich: 5.5 V to 36 V). Alternative Multiplex-Funktionen: PowerPAD. Unterstützte Bus-Schnittstellen: General. |