ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32U385CGY6QTR

STID: C45338541WLCSP-52(3.1x3.2) · 52 ピン · Pitch 0.39mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32U385CGY6QTR (WLCSP-52(3.1x3.2))A1VDDA3PA15(JTDI)A5PB5A7PB9B2VDDUSBB4PB3B6PB8B8VDDC1PA12C3PA14(JTCK/ SC5PH3-BOOT0C7VSSD2VSSD4PB4D6VBATD8IOD8E1PA11E3PA13(JTMS/ SE5PB7E7IOE7F2PA10F4PB6F6PC13F8PH0OSC IN (-G1PB15G3PA9N7VDDN5PB2N3VDDSMPSN1VDDM8PA3M6PA6M4VLXSMPSM2VDD11L7VSSL5PB1L3VSSSMPSL1VSSK8VDDAK6PA4K4PB0K2PB13J7VSSAJ5PA5J3PA7J1PB14H8NRST(NRST)H6PA0H4PA2H2PA8G7PH1 - OSC OUG5PA1Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
A1C1E1G1J1L1N1B2D2F2H2K2M2A3C3E3G3J3L3N3B4D4F4H4K4M4A5C5E5G5J5L5N5B6D6F6H6K6M6A7C7E7G7J7L7N7B8D8F8H8K8M8E=3.20mm · Pitch e=0.39mmD=3.10mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 3.20mm × 3.10mm · ピッチ: 0.39mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (52/52)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
A3PA15(JTDI)I/OマルチプレクスI/O・ペリフェラル端子 PA15(JTDI) (UART, SPI, SWD/JTAG)
A5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
A7PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
B2VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
B4PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
B6PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
B8VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
C1PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (USB, UART, SPI)
C3PA14(JTCK/ SWCLK)I/OマルチプレクスI/O・ペリフェラル端子 PA14(JTCK/ SWCLK) (I2C, SWD/JTAG)
C5PH3-BOOT0I/OマルチプレクスI/O・ペリフェラル端子 PH3-BOOT0 (General)
C7VSSGNDグラウンド基準端子 (VSS)
D2VSSGNDグラウンド基準端子 (VSS)
D4PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
D6VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
D8IOD8I/OGeneral Purpose Digital I/O Pin IOD8
E1PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (USB, UART)
E3PA13(JTMS/ SWDIO)I/OマルチプレクスI/O・ペリフェラル端子 PA13(JTMS/ SWDIO) (USB, SWD/JTAG)
E5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
E7IOE7I/OGeneral Purpose Digital I/O Pin IOE7
F2PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART)
F4PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
F6PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)
F8PH0OSC IN (- PH0)_I/OマルチプレクスI/O・ペリフェラル端子 PH0OSC IN (- PH0)_ (RTC/CLK)
G1PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (PWM, RTC/CLK)
G3PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, SPI, RTC/CLK)
G5PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, SPI, PWM)
G7PH1 - OSC OUT (PH_1)I/OマルチプレクスI/O・ペリフェラル端子 PH1 - OSC OUT (PH_1) (RTC/CLK)
H2PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (SPI, RTC/CLK)
H4PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (SPI)
H6PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI)
H8NRST(NRST)I/OマルチプレクスI/O・ペリフェラル端子 NRST(NRST) (General)
J1PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI)
J3PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, I2C, ADC)
J5PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, DAC, PWM)
J7VSSAGNDグラウンド基準端子 (VSSA)
K2PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, I2C)
K4PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (UART, SPI, ADC)
K6PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (SPI, ADC, DAC)
K8VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
L1VSSGNDグラウンド基準端子 (VSS)
L3VSSSMPSGNDグラウンド基準端子 (VSSSMPS)
L5PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART, ADC)
L7VSSGNDグラウンド基準端子 (VSS)
M2VDD11Power電源供給入力 (VDD11 — 3.3V VDD (Max 4.0V))
M4VLXSMPSI/OマルチプレクスI/O・ペリフェラル端子 VLXSMPS (General)
M6PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (UART, SPI, I2C, ADC)
M8PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (SPI, ADC)
N1VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
N3VDDSMPSPower電源供給入力 (VDDSMPS — 3.3V VDD (Max 4.0V))
N5PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (I2C, RTC/CLK)
N7VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
PIN A1 VDD
Power
電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
設計上の注意点: Primary positive power supply input (VDD) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32U385CGY6QTR (ST · WLCSP-52(3.1x3.2))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (52ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 4. パッケージ外形寸法図 (D×E×A)
WLCSP-52(3.1x3.2) · 3.20×3.10mm · ピッチ 0.39mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (52 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
STM32U385 シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P57 · p57_fig02パッケージ完全一致
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 11. WLCSP52_SMPS ballout
Figure 11. WLCSP52_SMPS ballout
P192 · p192_fig01パッケージ完全一致
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 73. WLCSP52 - Outline
Figure 73. WLCSP52 - Outline
P1 · p01_fig011564×793px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — • 387 CoreMark®(4.09 CoreMark®/MHz)
• 387 CoreMark®(4.09 CoreMark®/MHz)
P55 · p55_fig01771×685px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 6. UFQFPN32 pinout
Figure 6. UFQFPN32 pinout
P55 · p55_fig021247×948px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 7. LQFP48_SMPS pinout
Figure 7. LQFP48_SMPS pinout
P55 · p55_fig02P55
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Datasheet Page 55 (p55_fig02)
Datasheet Page 55 (p55_fig02)
P57 · p57_fig011247×931px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 10. UFQFPN48 pinout
Figure 10. UFQFPN48 pinout
P87 · p87_fig011611×474px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 22. Pin loading conditions
Figure 22. Pin loading conditions
P87 · p87_fig01P87
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Datasheet Page 87 (p87_fig01)
Datasheet Page 87 (p87_fig01)
P88 · p88_fig011143×1520px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 24. STM32U385xx power supply scheme (without SMPS)
Figure 24. STM32U385xx power supply scheme (without SMPS)
P89 · p89_fig011488×1738px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 25. STM32U385xx power supply scheme (with SMPS)
Figure 25. STM32U385xx power supply scheme (with SMPS)
P152 · p152_fig01921×756px
STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) — Figure 39. ADC accuracy characteristics
Figure 39. ADC accuracy characteristics
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32U385CGY6QTR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) は 52 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 3.11 × 3.17 × 1.60 mm（ピンピッチ e = 0.39 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40 °C to +105 °C、USB, UART, SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40 °C to +105 °C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
48 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 23 本対応
パッケージ外形寸法 (D × E × A)D × E × A
3.11 × 3.17 × 1.60 mm (A1=0.10 mm)
パッケージ系列: OTHER (WLCSP-52(3.1x3.2))
ピン数・リードピッチN / e
52 Pins | Pitch e = 0.39 mm (15.4 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PH3-BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル52 ピン自動バス分類
OK
IPC-7351B フットプリント52 パッド · ピッチ 0.39mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WLCSP-52(3.1x3.2))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.10 × 3.20 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.39mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
52P / 52Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WLCSP-52(3.1x3.2)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32U385CGY6QTR (WLCSP-52(3.1x3.2))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32U385CGY6QTR (WLCSP-52(3.1x3.2) パッケージ) は全 52 ピン構成で、ピンピッチは 0.39 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：A1 (VDD: 電源供給入力 (VDD — 3.3V VDD (Max 4.0V))), A3 (PA15(JTDI): マルチプレクスI/O・ペリフェラル端子 PA15(JTDI) (UART, SPI, SWD/JTAG)), A5 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General)), A7 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (General)), B2 (VDDUSB: 電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))), B4 (PB3: マルチプレクスI/O・ペリフェラル端子 PB3 (General))。

STM32U385CGY6QTR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32U385CGY6QTR (WLCSP-52(3.1x3.2)) の本体外形は 3.20 × 3.10 mm、ピッチ e = 0.39 mm、合計 52 パッドで構成されています。

STM32U385CGY6QTR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32U385CGY6QTR (ST, WLCSP-52(3.1x3.2)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (52 ピン) & STM32U385 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
A3PA15(JTDI)Digital_IO信号端子 PA15(JTDI)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_RTS。対応バス/インターフェース: UART, SPI, SWD/JTAG。
A5PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
A7PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
B2VDDUSBPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 4.0V) です。
B4PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
B6PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
B8VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
C1PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: USB_DP。対応バス/インターフェース: USB, UART, SPI。
C3PA14(JTCK/ SWCLK)Digital_IO信号端子 PA14(JTCK/ SWCLK)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SMBA, I2C1_SMBA, I2C3_SMBA。対応バス/インターフェース: I2C, SWD/JTAG。
C5PH3-BOOT0Digital_IO信号端子 PH3-BOOT0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH3-BOOT0。対応バス/インターフェース: General。
C7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D4PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
D6VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
D8IOD8Digital_IOGeneral Purpose Digital I/O Pin IOD8
E1PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: USB_DM。対応バス/インターフェース: USB, UART。
E3PA13(JTMS/ SWDIO)Digital_IO信号端子 PA13(JTMS/ SWDIO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13(JTMS/ SWDIO)。対応バス/インターフェース: USB, SWD/JTAG。
E5PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
E7IOE7Digital_IOGeneral Purpose Digital I/O Pin IOE7
F2PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: UART。
F4PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
F6PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC13。対応バス/インターフェース: RTC/CLK。
F8PH0OSC IN (- PH0)_Digital_IO信号端子 PH0OSC IN (- PH0)_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0OSC IN (- PH0)_。対応バス/インターフェース: RTC/CLK。
G1PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB15。対応バス/インターフェース: PWM, RTC/CLK。
G3PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI, RTC/CLK。
G5PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1SCK。対応バス/インターフェース: UART, SPI, PWM。
G7PH1 - OSC OUT (PH_1)Digital_IO信号端子 PH1 - OSC OUT (PH_1)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH1 - OSC OUT (PH_1)。対応バス/インターフェース: RTC/CLK。
H2PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_DY_12TRACE。対応バス/インターフェース: SPI, RTC/CLK。
H4PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: SPI。
H6PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_RDY_UART4TXAUDIOCLK。対応バス/インターフェース: UART, SPI。
H8NRST(NRST)Digital_IO信号端子 NRST(NRST)（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: NRST(NRST)。対応バス/インターフェース: General。
J1PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2。対応バス/インターフェース: UART, SPI。
J3PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SCL, SPI1_MO, SPI1_IO2。対応バス/インターフェース: SPI, I2C, ADC。
J5PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1。対応バス/インターフェース: SPI, ADC, DAC, PWM。
J7VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
K2PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB13。対応バス/インターフェース: UART, SPI, I2C。
K4PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: UART, SPI, ADC。
K6PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_NSS, SPI3_NSS。対応バス/インターフェース: SPI, ADC, DAC。
K8VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
L1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
L3VSSSMPSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSSMPS) です。
L5PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB1。対応バス/インターフェース: UART, ADC。
L7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
M2VDD11Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD11、最大定格: 4.0V) です。
M4VLXSMPSDigital_IO信号端子 VLXSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VLXSMPS。対応バス/インターフェース: General。
M6PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_。対応バス/インターフェース: UART, SPI, I2C, ADC。
M8PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA3。対応バス/インターフェース: SPI, ADC。
N1VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
N3VDDSMPSPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDSMPS、最大定格: 4.0V) です。
N5PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SCLOCTOSPI。対応バス/インターフェース: I2C, RTC/CLK。
N7VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
探索部品パッケージメーカーアップロード